问题

最近在使用 STM32F3 芯片的时候，遇到这样一个问题：如果外部中断来的频率足够快，上一个中断没有处理完成，新来的中断如何处理？ 在调试时，发现有中断有 挂起、激活、失能等状态，考虑这些状态都是干啥用的呢！他们是 Cortex-M 核所共有的，因此，这里不针对与具体用的 STM32 MCU，直接上升到 Cortex-M 内核来了解一下！

简介

中断（也称为“异常”）是微控制器一个很常见的特性。中断一般是由硬件（例如外设、外部引脚）产生，当中断产生以后 CPU 就会中断当前的程序执行流程转而去处理中断服务中指定的操作。

所有的 Cortex-M 内核都会包含一个用于中断处理的组件：NVIC（Nested Vectored Interrupt Controller，嵌套向量中断控制器）。它处理处理中断，还处理其他需要服务的事件（例如 SVC 指令），通常称为异常（按照 ARM 的说法，中断也是一种异常）。

Cortex-M3 和 Cotex-M4 的 NVIC 最多支持 240 个 IRQ(中断请求)、1 个不可屏蔽中断(NMI)、1 个 Systick(滴答定时器)定时器中断和多个系统异常。而 Cortex-M0 最多支持 32 个 IRQ、1 个不可屏蔽中断(NMI)、1 个 Systick(滴答定时器)定时器中断和多个系统异常。

• IRQ： 多数由定时器、IO 端口、通信接口等外设产生

• NMI： 通常由看门狗定时器或者掉电检测器等外设产生

• 其他： 主要来自系统内核

注意，本文所说的 Cortex-M 主要指定是 Cotex-M3 和 Cotex-M4。

Cortex-M0、Cortex-M0+、Cortex-M1 基于 ARMv6-M。与 Cotex-M3 和 Cotex-M4 相比，他们的指令集较小。而且，Cortex-M1 是专门为FPGA 应用设计的，没有独立 MCU。

异常类型

Cortex-M 处理器的异常中，编号 1~15 的为系统异常，16 及以上的则为中断输入。所有中断级别的异常都具有可编程的优先级。部分系统异常具有固定优先级。ARM 给出了以下一张表：

针对 Cortex-M 系列的内核，ARM 提供了一套叫做 CMSIS 的东西。目前，所有的 MCU 均使用 CMSIS 作为编程基础。在 CMSIS-Core 中，中断标识有中断枚举实现，从数值 0 开始（代表中断 #0）。其中，系统异常的编号为负数。具体如下：

CMSIS-Core 之所以使用另外一种编号系统，是因为这样可以稍微提高部分 API 的效率。中断的编号和枚举定义是同设备相关的，他们位于微控制器供应商提供的头文件中，在一个名为 IRQn 的 typedef 段中。

中断处理（异常处理）

当某种内部或外部事件发生时，MCU 的中断系统将迫使 CPU 暂停正在执行的程序，转而去进行中断事件的处理，中断处理完毕后，又返回被中断的程序处，继续执行下去。

主程序正在执行，当遇到中断请求（Interrupt Request）时，暂停主程序的执行转而去执行中断服务例程（Interrupt Service Routine，ISR），称为响应，中断服务例程执行完毕后返回到主程序断点处并继续执行主程序。多个中断是可以进行嵌套的。正在执行的较低优先级中断可以被较高优先级的中断所打断，在执行完高级中断后返回到低级中断里继续执行。

中断管理

管理中断所使用的大部分寄存器都位于 NVIC（Nested Vectored Interrupt Controller，嵌套向量中断控制器）和 SCB（System Control Block，系统控制块）中。实际上，SCB 是作为 NVIC 的一部分来实现的，不过在 CMSIS-Core 中，将其定义在了独立的结构体中。除此之外，处理器内核中还有用于中断屏蔽寄存器：PRIMASK、FAULTMASK、BASEPRI。

NVIC 和 SCB 位于系统控制空间，地址从 0xE000E00 开始，大小 4KB。SCB 中还有 SysTick 定时器，存储器保护单元等。

优先级

这部分暂且不说！

中断输入和挂起

在 Cortex-M 内核中，每个中断都具有多个属性：

• 每个中断都可以被禁止（默认）或者使能

• 每个中断都可以别挂起或者解除挂起

• 每个中断都可以处于活跃或者非活跃

这些状态属性具有多种可能的组合。例如，在处理中断时，可以将其禁止，若在中断退出前产生了同一个中断的新请求，由于该活跃中断被禁止了，那就会处于挂起状态。

NVIC 在设计上既支持产生 脉冲中断请求 的外设，也支持产生 高电平中断请求 的外设。无需配置任何一个 NVIC 寄存器以选择其中一种中断类型。对于脉冲中断请求，脉冲宽度至少要为一个时钟周期；而对于电平触发的请求，在 ISR 中的操作清除请求之前，请求服务的外设要一直保持电平信号（如写入寄存器以清除中断请求） 。尽管外部中断请求在 I/O 引脚上的电平可能是低电平有效，但是 NVIC 收到的请求信号为高有效！

中断的挂起状态被存储在 NVIC 的可编程寄存器中，当 NVIC 的中断输入被确认后，它就会引发该中断的挂状态。即便中断请求被取消，挂起状态仍会为高。这样，NVIC 就可以处理脉冲中断请求了。

挂起状态的意思是，中断被置于一种等待处理器处理的状态。有些情况下，处理器在中断挂起时就会进行处理。不过，若处理器已经在处理另外一个更高或同优先级的中断，或者中断被某个中断屏蔽寄存器给屏蔽掉了，那么在其他的中断处理结束前或者中断屏蔽被清除前，挂起请求会一直保持。

在传统 ARM 处理器中，如果外设产生了中断，那么它们得到处理前必须一直保持中断请求信号。

当中断开始处理中断请求时，中断的请求信号会被自动清除。当中断正在被处理时，它就会处于活跃状态。

当中断处于活跃状态时，处理器无法再中断完成和异常返回前再次处理同一个中断请求。

中断的挂起状态位于中断挂起状态寄存器中，软件可以复位这些寄存器。因此，可以手动清除或者设置中断的挂起状态。若中断请求产生时处理器正在处理另一个具有更高优先级的中断，而在处理器对该中断请求做出响应之前，挂起状态被清除掉了，则该中断会被取消且不会再得到处理。

若持续保持某个中断请求，那么及时软件尝试清除该挂起状态，挂起状态还是会再次被置位的。

若中断已经得到了处理，中断源仍然在继续保持中断请求，那么这个中断就会再一次进入挂起状态且再次得到处理

对于脉冲中断请求，若在处理器开始处理前，中断请求信号产生了多次，他们会被当做一次中断请求处理

中断挂起状态可以在其正在被处理时再次置位。之前的中断请求正在被处理时产生了新的请求，这样机会引发新的挂起状态。处理器在前一个 ISR 结束后需要再次处理这个中断。

即使中断被禁止了，他的挂起状态仍然可置位。 这种情况下，若中断稍后被使能了，它仍然可以被触发并被得到处理。这种情况可能不是我们需要的，因此需要在使能 NVIC 中断前手动清除挂起状态。

总结

NVIC 中对于每个中断需要设置 抢占优先级 和 响应优先级(又称子优先级)。多个中断会先比较 抢占优先级，抢占优先级相同的比较响应优先级。高抢占优先级能够打断低抢占优先级的，但是相同抢占优先级的高响应优先级不能打断低响应优先级。

1. 高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。

2. 抢占优先级相同的中断，高响应优先级不可以打断低响应优先级的中断。

3. 抢占优先级相同的中断，当两个中断同时发生的情况下，哪个响应优先级高，哪个先执行。

4. 如果两个中断的抢占优先级和响应优先级都是一样的话，则看哪个中断先发生就先执行。

参考

1. The Definitive Guide to ARM Cortex-M3 and Cortex-M4 Processors, 3rd Edition

2. The Definitive Guide to the Cortex-M0

————————————————

版权声明：本文为CSDN博主「ZC·Shou」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。

随着汽车行业不断加速发展，Arm Cortex-M CPU 成为车内微控制器 (MCU) 的理想之选。本文将为您详细阐述背后的原因。

在软件定义汽车 (SDV)^[1]  的新时代，为了应对供应安全方面的挑战，汽车行业正在经历一场前所未有的变革。这使得整个行业的计算架构和供应链也随之演变。

核心计算组件

SDV 的计算平台由三个核心组件组成。用于高级驾驶辅助系统 (ADAS) 的中央计算，可提高自动驾驶能力，并实现一般的车辆计算功能；多个区域控制器，可充当配电和数据连接枢纽，并支持各种实时汽车功能；最后，还有多个集成到电子控制单元 (ECU) 中的终端微控制器，可支持整个计算平台的单功能操作，包括传感器、驱动和硬件控制。

汽车计算平台内部一览

所有 MCU 控制器将成为汽车计算平台中重要的一环，而采用 Arm Cortex-M CPU^[2] 的 MCU 在这之中将发挥决定性作用。这些 MCU 将提供所需的功能、功耗、可扩展性和通用架构，为汽车行业的计算转型提供支持。

软件定义汽车

在深入研究 MCU 和 Cortex-M CPU 的作用之前，有必要先思考一下 SDV 的决定因素。我们预计 SDV 提供汽车软件更新的方式将类似于如今在智能手机上进行的定期更新，其中包括对系统的更新通知，或是可能由驾驶员要求的车辆功能改进。例如，可以升级转向系统以实现更灵敏的“运动型”操控，也可以向 ADAS 添加新功能以获得更多驾驶辅助，或者升级电池管理系统以增加汽车的续驶里程。为了实现这些更新，SDV 还将需要一个云原生环境，能够先在云端创建和测试软件，然后再将其部署到汽车中。

展望未来 SDV 的内部情况

MCU 的崛起

尽管新车的电子/电气 (EE) 架构趋于集中化，但在整个汽车行业中，MCU 的销量和功能都将有所增加。据 Strategy Analytics^[3] 分析，在 2021 年至 2026 年期间，MCU 的销量将增长约 8%，超过汽车产量的增速。这些 MCU 将推动远程边缘传感点的部署，以低功耗和高效率控制车内的特定操作，并适配 SDV 的新软件架构。

MCU 的功能和计算能力一直在更新迭代。随着需求的持续扩大，MCU 已从 8 位扩展到 16 位，随后又扩展到 32 位。事实上，有许多最小节点在不断地发展并迁移到 32 位控制器，同时，Arm 的汽车合作伙伴也致力于在 2023 年推出新的 32 位产品 (敬请期待后续相关发布)。

由于无线更新 (OTA) 贯穿未来 SDV 的整个生命周期，MCU 需要不断提供可信的执行环境和更强大的安全功能，以防止恶意软件非法访问隐私、法律或财务等方面的重要信息，或导致可能致命的严重事故。功能安全也是汽车的重要标准。对于可能提供关键测量和作动功能的终端 MCU 而言，功能安全更是至关重要，因此，这些 MCU 必须具备功能安全特性。

Cortex-M 的作用

Cortex-M CPU 可提供未来汽车计算平台中 MCU 所需的各项功能。汽车合作伙伴之所以为其 MCU 选择 Cortex-M，是因为该产品系列能够提供通用架构、功能安全、先进的信息安全以及广泛的生态系统支持。例如，Elmos^[4]就计划在其新一代汽车 MCU 中采用一系列 Cortex-M 产品。

通用架构

近期的全球供应状况已经对汽车行业产生影响。有时，终端 MCU 的供应不足会导致汽车无法出货。由于替代控制器的选择很少，汽车需要等到这些关键组件有货后才能出货。因此，部署标准化 MCU 计算架构有助于提高灵活性，可填补供应缺口。

凭借 30 年来与汽车行业伙伴的合作经验，Arm 拥有多样化且可扩展的计算核心产品组合，从高性能中央计算到高能效终端 MCU，可满足各种汽车应用的需求。这就提供了一种通用架构，设计公司和开发者得益于各种汽车应用中所使用的可扩展硬件和软件，节省了工程时间和成本。展望新的 SDV，拥有这种通用架构将有助于实现软件开发和部署以及 OTA 更新。

功能安全

功能安全能够为汽车系统中的安全关键型应用提供支持，通过侦测和报告可能导致危险情况的故障，帮助降低对人和环境造成的风险。随着自动驾驶等新技术的出现，功能安全愈发重要，同时继续为确立已久的安全关键型需求提供支持。对功能安全的需求还扩展到了工业、航空航天和轨道交通等汽车以外的其他应用市场。

Cortex-M 系列可为嵌入式控制器的所有性能点提供安全功能，使 Arm 的合作伙伴能够开发可扩展的安全关键型系统。合作伙伴可借助 Cortex-M85^[5]、Cortex-M55^[6] 和 Cortex-M23^[7] 自带的诸多功能安全特性，有效地实现安全方面的目标。

来自广泛软件生态系统的支持则为基于 Cortex-M CPU 的安全关键型开发提供了大量经安全认证的软件和工具。而 Arm 的合作伙伴以及更广泛的开发者社区可以轻松获取这些软件和工具。Arm 还为安全工具和软件提供原生支持，例如 Arm 的功能安全运行时系统 (FuSa RTS)^[8]、软件测试库^[9]和 Arm 嵌入式编译器^[10]。

信息安全

正如功能安全一样，市场对加强网络安全的需求也在与日俱增，以防范对乘用车构成严重威胁的恶意软件攻击。如今，黑客攻击已经造成严重的安全隐患，尤其随着汽车自动驾驶水平的提高，情况更是如此。在防止未经授权的信息访问方面，信息安全同样必不可少。Upstream 发布的《2022 年全球汽车网络安全报告》^[11]指出，在 2020 年和 2021 年报告的安全事故中，有 87.7% 源于车辆数据和代码受到的威胁。

联网 SDV 遭到的攻击面有所增加，因此需要考虑整个车辆的信息安全，而不仅仅是高性能节点的信息安全。必须在汽车的整个生命周期内考虑对边缘 MCU 的保护，同时还需考虑汽车的其他部分，包括软件更新在内。

在处理器层面，这意味着要能够信任正在执行的代码，并具备信息安全以减少虚假软件攻击。Cortex-M CPU 被越来越多地用于在中央和区域计算架构中执行安全系统管理和启动管理服务。通过 Armv8-M 架构，TrustZone^[12] 被引入整个 Cortex-M 系列中。Cortex-M23 和 Cortex-M33^[13] 是率先支持由 TrustZone 提供的硬件强制分离及安全性的处理器。这可确保包括软件、CPU、互连、存储器和外围设备在内的整个系统的安全。

通过 Armv8.1-M 架构，处理器中还添加了更多增强型的信息安全功能。Cortex-M85 中包含指针身份验证代码 (PAC) 和分支目标识别 (BTI)，有助于抵御返回导向和跳转导向的软件攻击。

Arm 生态系统

随着 SDV 继续在汽车行业发挥更加重要的作用，一级供应商、车厂和开发者正在设法优化软件开发时间和成本。Arm 架构迄今已完成逾 2,000 亿次部署，这一庞大规模促使工具、操作系统和软件库供应商在其产品中增加 Arm 支持，从而实现经济高效的软件开发。对于 Cortex-M 处理器，Arm 的生态系统合作伙伴可为 IDE、编译器、调试和追踪工具及软件提供广泛支持。Arm 还制定了通用微控制器软件接口标准 (CMSIS)^[14]，从而提供一致且标准化的软件构建块。基于上述这些，汽车开发者可以从众多选项中进行选择，以缩短上市时间并降低开发风险。

推动汽车行业发展

新型 SDV 的计算要求将促使汽车行业对于在车辆计算平台中部署大量 MCU 提出更加广泛且持续的需求，并要做到“所有控制器齐头并进”。Cortex-M CPU 所具备的高能效计算、可扩展性、功能安全和信息安全等功能将为 MCU 的广泛普及提供助力。除产品功能以外，Arm 还拥有全球最大的软件生态系统之一，可为实现无缝集成和出色开发体验提供更广泛的支持。基于 Cortex-M 的 MCU 有助于推动 SDV 等新型汽车的发展，这将使 Arm 成为汽车行业未来发展的重要基石。

如果CPU没有中断，你能想象是什么情况吗？

就是一个while循环，且不能中断处理及时的任务，更别说有现在的RTOS了（RTOS也是需要中断才能实现）。

下面就来说说关于Cortex-M的中断，及FreeRTOS中断优先级配置原理。

1、关于Cortex-M3处理器

写本文之前，先写点相关的扩展内容，本文结合内核为Cortex-M3的STM32来讲述。

STM32属于ARM中Cortex-M系列处理器，比如：STM32F1数据Cortex-M3，STM32F7数据Cortex-M7。

本文主要结合Cortex-M3下面STM32F1系列处理器为例来讲述中断控制相关内容。而Cortex-M其它系列，或者说STM32其它系列关于中断的内容类似。

Cortex-M3只是STM32F1的一个内核。反过来说STM32F1是在Cortex-M3基础上增加了一些外设（如：USART、AD等）的芯片。

2、Cortex-M中断控制

NVIC：Nested Vectored Interrupt Controller，即嵌套向量中断控制器。

STM32中NVIC我们比较熟悉，编程的时候使用中断都会对NVIC进行配置。

而STM32F1中的NVIC是属于Cortex-M3中的一部分，而不是STM32增加的外设。

NVIC向量中断控制器是Cortex‐M3不可分离的一部分，它与 CM3 内核的逻辑紧密耦合，有一部分甚至水乳交融在一起。

所以，NVIC相关的寄存器位于Cortex-M手册中。讲述STM32的中断控制，还得从Cortex-M3的NVIC讲起，

1）中断输入向量表

Cortex-M3的NVIC支持1至240个中断输入，比如STM32中xxxIRQs，也就是中断向量表，具体的数值由芯片厂商在设计芯片时决定。

比如STM32F1的中断和异常向量表：

2）中断和异常区别

很多初学的朋友不知道什么是中断？什么是异常？甚至有人直接把中断和异常笼统称为“中断”。

中断和异常其实有差异，也有关联，我们常说的中断其实是包含了异常。异常可以理解为MCU，或者程序处于了某种异常状态。

这么区分吧，看上面向量表，上部分有灰色背景的为异常，下部分白色的为中断。

异常属于Cortex‐M3内核的一部分，而中断属于MCU（STM32）的一部分（由厂家决定）。

所以：

1.站在Cortex‐M3内核角度，像STM32中USART这类中断，属于外部中断。

2.站在STM32角度，EXTI外部引脚中断才属于中断。

3）优先级

对于Cortex-M3来说，每个外部中断都有一个对应的优先级寄存器。

每个寄存器占用8位，但是允许最少只使用最高3位，在STM32F1中使用了高4位。（也就是我们可以分16个优先级）

优先级可以被分为高低两个位段，分别是抢占优先级和亚（响应）优先级。

提示：

1.STM32中断优先级数值越小，优先级越大。

2.优先级分组：Cortex-M3，M4具有分组功能，即存在抢占优先级和响应优先级，如下图：

而有的内核就没有，如Cortex-M0就没有。

3.参考资料

可以参看《Cortex-M3权威指南》

STM32的内核编程手册：

单片机、Cortex-M、Linux它们和嵌入式有什么区别？

跑 Linux 操作系统需要什么处理器？ARM9、ARM11？

Cortex-M比ARM9更新，为什么不能跑Linux？

相信很多小伙伴都有类似这样的疑问，下面围绕Cortex-M、 ARM、 Linux来讲讲相关内容。

ARM和Cortex-M

ARM处理器的体系结构定义了指令集（ISA）和基于这一体系结构下处理器的模型。ARM的指令集从ARMv1发展到今天的ARMv9，每一次体系结构的修改都会添加实用技术。

在ARMv6之前，其内核指令集架构都是单一款式，但在ARMv7开始，其指令集架构变成3种款式，即目前大家熟知的Cotex-M、 Cotex-R、 Cotex-A，或者ARMv7-A、ARMv7-R、 ARMv7-M这三款。

• Cotex-M：主要指微处理器；

• Cotex-R：主要指实时性处理器；

• Cotex-A：主要指应用型处理器；

值得注意的是，Cortex-M下的处理器没有内存管理单元MMU。

内存管理单元MMU

MMU：Memory Management Unit，内存管理单元。

内存管理单元主要负责从虚拟地址到物理地址的映射，并在硬件层对内存访问权限的检查。

在Linux等多用户、多进程的操作系统中，MMU使得各个用户进程都有独立的地址空间，以防止内存越界。

MCU都有一个地址集和，被称为虚拟地址范围。以Cortex-M 32为机为例，虚拟地址范围为0 ~ 0xFFFFFFFF （4G地址空间)。

当该控制器寻址一个256M的内存时，它的可用地址范围被限定为0 ~ 0x0FFFFFFF（256M）。

1.在没有内存管理的处理器中，虚拟地址被直接发送到内存总线上，以读写该地址下的物理存储器。

这里拓展阅读：无MMU抢占式操作系统的抢占工作原理

2.在有内存管理的控制器中，虚拟地址首先被发送到MMU中，被映射为物理地址后再发送到内存总线上。

注：上图仅简单反映内存管理的映射机制，其他暂不做讨论。

MMU虚拟内存管理最主要的作用是让每个进程有独立的地址空间。

不同进程中的同一个虚拟地址被MMU映射到不同的物理地址，并且在某一个进程中访问任何地址都不可能访问到另外一个进程的数据，这样使得任何一个进程由于执行错误指令或恶意代码导致的非法内存访问都不会意外改写其它进程的数据，不会影响其它进程的运行，从而保证整个系统的稳定性。

另一方面，每个进程都认为自己独占整个虚拟地址空间，这样链接器和加载器的实现会比较容易，不必考虑各进程的地址范围是否冲突。

Liunx操作系统

操作系统通常分为实时操作系统和非实时操作系统。

1.实时操作系统大多为单进程、多线程（多任务），因此不涉及到线程间的地址空间分配，不需要使用MMU，例如ucos、 FreeRTOS、 RT-Thread等。

2.Linux系统属于非实时性操作体统，多进程是其主要特点，可以参考文章：Linux是实时系统还是分时操作系统?

以Ubuntu为例，打开一个shell并且查看bash进程的地址范围如图4，它的地址范围为0x0000000000400000~0xffffffffff600000。

我们打开另一个shell，查看该shell中bash进程的地址范围，如图5。不难发现，两个不同bash进程的地址范围完全相同。其实操作系统或者用户在fork()进程时完全不需要考虑物理内存的地址分配，该工作由微控制器的内存管理单元MMU来做。

既然是多进程依赖了内存管理单元，那么在使用嵌入式Linux时只开一个进程可以吗？肯定是不可行的！开机后即使用户什么都不做，可见的系统运行必须的进程已经运行了几十至上百个，如图6。

总结

通过上述描述我们可以知道，Linux操作系统对MMU（内存管理单元）有极强的依赖，若在没有内存管理单元的CPU中运行Linux，恐怕整个系统只能停留在Uboot阶段了。

由于ARM的Cortex-M处理器没有内存管理单元，，一般来说不建议跑Linux操作系统。

当然，任何事情都不是绝对的，如果你重写了Linux内核且搭配足够大的内存芯片，从理论上来说是可以省掉MMU的。

但是，这样的工作量，真的值得吗？实际上，MMU就是为了解决操作系统越来越复杂的内存管理而产生的。

中国深圳2020年11月4日讯：

灵动微电子在慕尼黑华南电子展宣布正式启用四位数字命名规则来命名全新的MCU系列，并推出基于32位Arm Cortex-M的入门级MCU MM32F0010系列。这是一款适用于8位/16位单片机升级、支持工业级（-40℃ ~ 85℃）和扩展工业级（-40℃ ~ 105℃）温度规格的MCU；面向节点控制、无线充电、电机控制、智能玩具、照明电源、应急消防等领域。

MM32F0010在性能、功耗和外设配置方面具有显著的特点，其中包括：

• 提供高达48MHz的CPU运行频率，在国产小封装Cortex-M0 MCU中处于领先地位

• 2.0 – 5.5V 宽压设计，适用于各种电源供电的应用场合

• 在20pin封装产品上，支持多达18个GPIO，为用户提供充分可用引脚资源

• 内置死区控制定时器的小封装产品，满足中高性能入门级电机应用需要

产品供货情况和支持

MM32F0010提供TSSOP20和QFN20两种封装形式，以及可选的工业级和扩展工业级型号。随芯片同时发布MM32F0010的官方开发套件：eMiniBoard MB-032。主流开发设计工具和编程器厂家也已实现对MM32F0010的支持。

MM32F0010芯片已批量供货。有关芯片购买事宜，请洽灵动微电子的官方代理商和方案设计公司。