硬件设计

1. 干簧管是感元件,当磁铁近时,常开触点闭合而接通 感电路 触点负荷仅为 十毫安

2. 通常玩具直流电动机工作电压低,虽然在1.5~3V就可以启动,但起动电流较大(1~2安培),电动机空载时运转电流约为500mA

3. 小功率硅管8050,其集电极最大允许电流ICM可达1.5A,以满足电动机起动电流的要求

4. 双金属复片开关,当 热时闭合

5. 通常光敏电阻器,例如MG45有光照射时的亮阻2~10kΩ光敏电阻器是一种受光照射导电能力急剧增 的电子元件。常用的型号为MG45-1 工作电压在5V时,通过的电流不应超过2mA

6. 水的电阻约50kΩ

7. 一般情况下,8-10毫安以下的工频电流,50毫安以下的直流电流可以年作人体允许的安全电流 一般情况下,人体电阻可按1000-2000欧考虑

8. 低电压(5V)蜂鸣器,其工作电流仅需十 个毫安

9. 继电器线圈(JRC—21F)工作电流大约60mA,比玩具电动机工作电流小,比蜂鸣器、发光二极管工作电流大常用的超小型小功率继电器,型号为 JRC-21F,线圈电源电压为3V或6V 触点工作直流24V、1A继电器线圈电阻从 十欧(3~6v)~ 十千欧(220v) 24V大约1K多 线圈电流不一般不超过100m

10. 发光二极管和普通二极管不同的地方是在导通时的正向压降比较大,一般为1.5~2.V(普通硅二极管约为0.7V)。发光二极管的工作电流一般为10~40mA

11. 万用表二极管档测出来的是压降 二极管的导通电阻在 百欧或 千欧之间

12. 如果数 管共阳极形式,那么它的驱动级应为集电极开路(OC)结构, 如果数 管为共阴极形式,它的驱动级应为射极输出或源极输出电路

13. 稳压管在电路中要反向连接。稳压管的反向击穿电压称为稳定电压

14. 220V的灯泡电阻大约在 千欧 (25瓦灯泡电阻大约2000欧姆,工作电压220伏特)电流 百毫安 小灯泡(3v-5v)电阻 十欧 电流 百毫 安

15. 汽车起动机的启动电流为200~600A

16. 电动机线圈电阻不超过2欧 电流 安到 百安 对于380V电机 1千瓦对应2安

17. 点火线圈初级线圈电阻不超过1欧 次级大约 千欧

18. IC输出能力 输出高电平时电流

19. 74LS:400uA(驱动不了发光二极管)(输出阻抗(内阻)50~250欧( 据短路电流计算出来),能带负载的能力要求负载输入电阻大于12K( 据输出高电平电流计算400uA) LS的输入电阻为250K( 据输入高电平输入电流计算20uA)))

74HC:4mA(输出阻抗(内阻) 十欧?( 据短路电流计算出来),能带负载的能力要求负载输入电阻大于1.25K( 据输出高电平电流计算 4mA) HC的输入电阻为50M欧( 据输入高电平输入电流计算0.1uA)))

输出低电平时电流 74LS:8mA 74HC:4mA

IC输出时相当于一个电源,电源的内阻越小,相对的驱动能力越强 一般电源的内阻不到1欧 一般电路中间级输入电阻比较大,输出驱动级电阻有大(灯泡,继电器)有小(喇叭,喷嘴)

对于共射接法的三极管来说,输入电阻大约为Rb,输出电阻为Rc

射极输出输入阻抗大Rb+(1+B)Re 输出阻抗小<

20. 驻极体话筒 电阻约500~800欧 输出为3端 为里面集成了场效应管(阻抗匹配)

扬声器的电阻2欧,4欧,8欧,16欧 耳机电阻20~600欧

21. 示波器的输入电阻为1M欧

数字万用表电压档输入电阻1M欧 测量电阻时输出电压0.65V

二极管档输出恒流源1mA

22. 对于扬声器 通道是指不同频率的通道 有源音箱是放大器与扬声器结合在一起

耳机的接头是3芯的 左声道 右声道 和地

23. 感器有产生电信号的(需放大整形)和不产生电信号的

24. 集成运放放大倍数从 万到 十万 所以有虚短 输入阻抗很大 所以输入电流为0

25. 稳压二极管的驱动能力不超过1A

26. 计数器可以实现两种功能,计数 和分频。

异步计数器:逐个翻转速度慢。

同步计数器:同时翻转 速度快。

BCD(十进制)计数器:(0~9)。

二进制计数器(0~15)。

纹波计数器:计数比较大 7级 14级 21级

27. 三极管=晶体管逻辑阵列=OC门

9013(NPN) 9012(PNP)

最大Ic 500mA

Ib 是微安级的

最大Vceo 20V

8050(NPN) 8550(PNP)

最大Ic 1.5A

Ib 是毫安级的

最大Vceo 25v

2003(晶体管阵列)(NPN)

最大Ic 500mA

最大Vceo 50v(只是用作开关不用作放大)

7407(6个门电路 缓冲器 驱动器 OC门)

最大输出 40mA

最大Vceo 30v(驱动能力小些)

284007 正向电流1A (额定值)

最大正向电流30A

最大反相电压700V

正向压降0.9v

用于整流钳位 保护

4148 正向电流300mA(额定值)

最大正向电流2A

最大反相电压75V

正向压降0.7v

用于小信号场合

发光二极管的压降在1.5~2.5V之间

发光二极管的工作电流一般为10~40mA

29. 7805 最大输入电压35V 能提供1.5A的电流(典型是500mA)

30. 光耦4N32输入额定电流60mA 最大正向电流3A 反向电压6v Vceo 30V Ic 150mA

31. 晶体管分为双极性晶体管和场效应晶体管。场效应晶体管分为结型场效应管JFET 和绝缘栅场效应管。

场效应管输入电阻大,输出电阻小

32. 负反馈:从后级放大器的集电极采样的是电压反馈

从后级放大器的发射极采样的是电流反馈

反馈信号接于晶体管基极的是并联反馈

反馈信号接于晶体管发射极是串联反馈

并联负反馈使输入电阻减小

串联负反馈式输入电阻增大

电压负反馈使输出电阻减小

电流负反馈使输出电阻增大

33. 差动放大器与直接级连放大器相比的优点:抑制温漂。Re越大抑制温漂越好

恒流源相当于一个很大的电阻

34. 集成运放放大倍数太大,为了增加输入范围,必须接成反馈形式。

35. 射级输出 输出效率低 只有20%左右

推挽输出 输出效率高 达到80%左右

双电源供电:输出不加电容

单电源供电:输出加电容。

集成功放LM384,8欧负载上可得5W功率 输出要接500微法电容。

36. 反相比例运算:电压并联负反馈 放大倍数 -R2/R1 输入阻抗 R1 输出阻抗小

同向比例运算:电压串连负反馈 放大倍数 1+R2/R1 输出阻抗大 输出阻抗小

电压跟随器:和射级跟随器一样 输入阻抗大 输出阻抗小。Uo=Ui

37. 用放大器可以构成有源滤波器,电压源,电流源。

38. 运放有负反馈,则运放工作在线性区 有源滤波器,电压源,电流源

运放有正反馈,则运放工作在非线性区 限幅器 电压比较器(无反馈) 过零比较器 迟滞比较器(正反馈) 精密整形电路(反馈回路加二极管)波形发生电路。

39. 电源 整流-滤波-稳压 78系列:输入与输出的电压差不得低于3V

40. 8051一般是指intel公司生产的 89c51是指Atmel公司生产的 都是51系列产品

41. 单片机复位电路:用一个10u电容和10K的电阻来完成 在加一个1N448。复位时间不少于5ms 或者22u电容 1K电阻 高电平复位:电容靠近电源。低电平复位:电容靠近地。

42. 51单片机寻址方式:立即数,直接,寄存器(寄存器比直接快,直接和寄存器都相当于把数据放到一个ram变量中),间接寻址(变量中放的是地址,相当于c++中的指针,在间址寻址中,只能用R0或R1存放等寻找的数据,(R寄存器可用来作为控制循环次数的寄存器)),变址寻址(用于查表MOVC A,@A+DPTR)MOV DPTR,#TABLE(标号前面加# 标号的含义:标号就是一个地址!!比如TABLE就是100H #TABLE就是立即数#100)

43. 51中DPTR是一个16位的寄存器,存放的是地址.。访问外部ram必须用A累加器

44. SP使用前要对它初始化 指明堆栈段从哪里开始 比如MOV SP,#5FH ORG 指明程序段从哪里开始。

45. 移位命令可用于做走马灯试验。

46. LJMP>AJMP>SJMP

AJMP是双字节指令 LJMP是三字节指令,

47. CJNE:比较两个数是不相等后转移 (先判断是否相等,之后还可以判断是否大或者小 用JC跳转) DJNZ:减1后不等于零转移,用于控制循环次数 位操作常用的转移指令:JB (位是1的时候转移) JBC(位是1转移 并清0 用于查询方式清除中断标志,用中断方式时不需要手动清0)

48. 在进行位处理时,CY(就是的进位位)称“位累加器” 相当于字节处理中的A。

49. 计数器/定时器要运行有很多限制条件:
1。C/T开关
2。Tr开关
3。Gate开关(Gate=1的时候,还要受Int1的控制)。
用SETB TR0 启动T。

有4种工作方式:
0。13位
1。16位
2。有预置的(高8位做预置用,低8位做计数用,所以范围小),一般用于波特率发生器
3。定时器 0分为两个独立的定时/计数器,一般T1工作于方式2时,T0才工作在方式3。

用于T的寄存器:TCON 控制定时器和中断 TMOD主要用来控制T的运行方式。

定时器用于中断方式的时候中断中完成的工作:1。中断到了后要实现的动作2。对计数器重新预置(相当于方式2自动完成的工作)3。设置一个软计数循环操作,完成多次定时后输出,这样增加了定时时间。

50用于中断的寄存器:

IE:中断总开关
IP:中断优先级 ECON SCON

中断程序时间不能大于中断间隔时间

未完待续......

本文转自:张飞实战电子,转载此文目的在于传递更多信息,版权归原作者所有。

围观 379

硬件设计中,需要考虑的一个重要问题就是低功耗设计,但是如果你火候不够,往往会误入“自以为是低功耗”的怪圈。现在让我们来看看老司机是如何点评低功耗设计中的8大现象的。

现象一:我们这系统是220V供电,就不用在乎功耗问题了。

点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)。

现象二:这些总线信号都用电阻拉一下,感觉放心些。

点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来对待这几瓦的功耗)。

现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。

点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)。

现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧。

点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

现象五:这些小芯片的功耗都很低,不用考虑。

点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

现象六

存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。

点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

现象七:这些信号怎么都有过冲啊?只要匹配得好,就可消除了。

点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。像TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

现象八:降低功耗都是硬件人员的事,与软件没关系。

点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。

本文转载自网络,仅供学习交流。

围观 314

1、引言

目前,集成电路的嵌入式技术发展越来越快,各色嵌入式产品也越来越受欢迎,尤其是以大屏幕多功能的手机、平板电脑等为典型代表,做为其控制核心的高性能、低功耗的微控制器(MCU)起到了决定性作用。因此以CPU为核心MCU的设计也成为了诸多高等院校、各大公司进行市场竞争的一个主流发展方向。

2、MCU选型技术

微控制器(MCU)的应用领域非常广泛,如消费类电子市场中的手机、照相机、摄像机、MP3、MP4、平板电脑、笔记本电脑、PC机、各种遥控电动玩具等,还有汽车电子的电子钥匙、控制系统、导航、倒车影像、倒车雷达等,还有各种安全防卫系统、医疗器械、工业控制、武器装备、航空航天等各个领域。因此在设计MCU之前需要进行明确的市场定位,从而使目标产品有的放矢,并在高性能、低成本、多功能、轻体积、低功耗、高可靠、散热好、抗辐照、抗单粒子、适应超高温和超低温等方面具有很强的竞争力。MCU硬件设计主要包括两大部分:CPU选型和外围IP核的选取。

3、CPU选型

CPU作为MCU的大脑,起到控制核心的作用,基本上决定了MCU的目标应用领域,因此CPU的选型是设计MCU的关键。目前,可以用于集成电路嵌入式设计的CPU主要有CISC架构的80386EX,RISC架构的ARM7TDMI/EJ、ARM926EJS/946ES/968ES、ARM1136/56/76、ARMCortex-A5/7/8/9/15、ARMCortex-R4/5/7、ARMCortex-M0/0+/1/3/4/7、SecurCore000/100/300、MIPS32M4K/4K/14K/24K/34K/74K/1004K/1074K、microMIPS32、SmartMIPS、Nios/NiosII、PowerPC40x/60x/70x/90x、SPARCv7/8/9、LEON2/3/4、OR1000/1200等,其中以ARM系列嵌入式CPU发展的势头最为迅猛,占据了嵌入式处理器绝大部分的市场份额,而且还在继续增长。各家公司的每种处理器都有自己的特点,可以满足不同的应用需求。此外,开发环境的完备性、总线接口协议的高效性、技术支持的专业性、IP核种类的丰富性、设计资源的开放性以及设计者的使用习惯等,都会对CPU的选型产生决定性的影响。

4、外围IP选取

对于应用领域而言,外围IP核起到了很好的支撑作用,因为如果把MCU比作“人”,则外围IP核相当于MCU的“眼”“耳”“口”“鼻”等重要器官,所以外围IP核的选取也同样至关重要。IP核的选取包括通用IP核和特定用途IP核两种。

4.1通用IP选取

目前,通用IP核的种类比较繁多,按照总线接口协议可以分为IBM公司的Core Connect、ARM公司的AMBA(Advanced Microcontroller BusArchitecture)和Silicore Corp公司的Wishbone等;按功能分为接口类IP核如DMA、GPIO、UART、USART、Timer、WDT、I2C、I2S、SPI、CAN、存储器控制器,图像处理类IP核等;存储器类IP核如ROM、RAM、SRAM、FLASH等。根据功能不同可以进行不同的选择,还可以集成几个相同功能的IP核,如UARTx4有4个UART接口,I2Cx2则是有2个I2C接口等。

4.2特定用途IP选取

特定功能的IP核种类也很多,如时钟类的PLL、片上高精度振荡器,模数转换类的AD、DA,网络类的ETHERNETMAC/PHY、Modem,图像处理类的H.264、JPEG,接口类的USB2.0/3.0、IDE、SATA等,高速接口类的LVDS、RapidIO、SerDes等,还有各种传感器等,需要根据市场定位来确定。

5、MCU设计

5.1硬件设计

目前,MCU领域众多大公司早已大规模推出各类MCU,而且各具特色,因此设计具有自主知识产权的MCU应在系统架构等方面有别于这些大公司,一是避免侵权,二是更有利于市场竞争。同时应做好产品的规划:从简单到复杂,从单一产品到系列产品,设计平台不断维护与更新,设计软件不断维护与升级,设计人员的水平不断提高。主要包括以下几个方面:

(1)体系架构分析、设计和验证
依据设计规格书中的性能指标和功能指标,首先需要制定设计方案:选取几款CPU以及所有用到的IP核进行系统级设计,从整体上评估MCU的系统架构、CPU的性能指标、IP核的功能特性等方面。基于几种选定的目标工艺给出相应的数据分析,确认是否能够满足设计目标的要求,从而确定基本的设计方案,然后再根据具体的设计结果进行相应的优化。

(2)时钟和复位方案设计
时钟和复位对整个电路而言起到了至关重要的作用。如果这两路信号有问题,则电路不能正常工作。因此,需要作出详尽的时钟方案和复位方案,需要给不同的外设提供不同的时钟:USB单独时钟、CPU等高速外设一个时钟、UART等低速外设一个时钟,如图1示。

浅析嵌入式MCU硬件设计相关要素
图1时钟方案示意图

(3)总线方案设计
采用何种总线、何种组合方式、总线的数量等关系到MCU性能的发挥。以AMBA总线为例,通常的用法是AHB接高速外设,再通过AHB到APB总线桥来访问低速外设。有时为了提高外设的访问速度,一个MCU内部可能有两条APB总线;也可能有两条AHB总线。指令和数据分离,一条用来数据传输或图像处理,另一条用来通用控制。还可能有多层AHB的互连矩阵,便于多个Master可以同时访问多个不同的高速外设,从而大幅度提高MCU系统性能。因此,总线方案的制定须依据产品的具体应用来确定。

(4)功耗管理方案设计
低功耗是MCU的突出特点之一,因为MCU中集成了多种低功耗管理策略:不仅在逻辑上采用门控时钟、门级优化的方式,而且还在物理上采用多阈值电压、多电源域、门控电源等方式;同时更在功能模式上采用了多种模式:正常运行模式、睡眠模式、深度睡眠模式、掉电模式等,并严格规定各种模式下运行和关闭IP核的种类以及各种模式之间的进入和退出流程。这既保证了电路的功能,又保证了电路的性能。

(5)中断处理方案设计
中断是MCU一项很重要的功能。通过中断控制,CPU可以快速响应外设的请求。中断处理一般包括中断源的数量、优先级、是否可屏蔽、是一般中断还是快速中断等,通常需要设计一个专用模块来进行中断处理。有时为了提高设计效率,IP销售商也提供标准的基于AHB或APB等总线接口协议的IP核。如果此类IP核能够满足系统对于中断处理情况的要求,也可以选用。

(6)存储器管理方案设计
存储器是MCU中占面积较大的模块。一个MCU中可能同时含有ROM、SRAM和FLASH三种存储器:ROM用于放置BootLoader、IP Drivers等,SRAM用于提高软件运行速度、存放临时数据,FLASH用于存放应用程序和数据。由于FLASH的读写速度比较慢,为了提高FLASH的读写速度,可以采用预取缓冲器和写缓冲器来加速指令和数据的缓冲。由于各个存储器都有自己的地址空间,因此很方便用户访问。为了便于系统管理,通常设计一个存储器管理模块,并在系统控制模块中设计对应的控制寄存器。

(7)在线调试方案设计
目前,比较常用的在线调试方式为串行调试,如JTAG、EJTAG、UART等,使用PC机的并口、串口、网口或是USB接口,使得在线调试简单方便,成本低廉,如图2所示。由于被调试的程序要在目标板上运行,而且MCU必须正常工作,因此需要设计一个专用的调试模块以保证上位机软件可以调用CPU来进行软硬件的在线调试,并且符合IEEE1149.1的协议标准,此模块的基本结构如图3所示。

浅析嵌入式MCU硬件设计相关要素
图2典型在线调试系统示意图

浅析嵌入式MCU硬件设计相关要素
图3调试结构示意图

(8)测试方案设计

MCU的测试方案主要包括物理测试、功能测试和性能测试几部分内容。先要根据时钟方案和复位方案对MCU进行时钟测试,确保时钟电路工作正常;再对CPU进行功能测试,因为CPU是MCU的控制核心,只有CPU正确运行才能对其他IP核进行测试;然后再依据设计规格书对MCU外围的数字IP核和模拟IP核进行功能测试和性能测试。

5.2系统级验证

为了确保设计的正确性,流片之前必须对MCU进行全功能验证。因此需要使用多种IIP和VIP来搭建一个系统级验证平台,依据设计规格书制定详细的验证方案,通过仿真工具,采用定向和随机的方式或采用比较流行的OVM、VMM和UVM等验证方法学、逐个IP核来验证MCU的全部功能是正确的,重点是系统控制单元、总线仲裁器、功耗管理等为系统功能定制设计的非标准模块。

5.3 FPGA原型验证

由于系统级验证使用的是EDA工具进行软件仿真,仿真的速度比较慢,因此可以通过FPGA原型验证的方式来加速系统级验证的速度,尤其是需要将那些功能比较复杂、规模比较大的模块下载到FPGA中,而且应尽可能使用规模比较大的FPGA,如Virtex-7系列、ArriaV系列等。搭建FPGA验证平台时,不仅可以使用一块FPGA,也可以使用多块FPGA,最好能够将设计的所有模块全部下载到FPGA中。FPGA原型验证不仅要验证硬件的正确性,还要验证IP核驱动程序的正确性,同时也可以验证目标应用程序的正确性。

5.4物理设计

在对MCU系统级验证和FPGA原型验证后,需要进行物理设计:依据设计规格书制定合理设计约束,从逻辑综合到自动布局布线,再到物理验证、形式验证、静态时序分析和功能验证,完成从RTL到GDSII的转换过程,最后将数据发送至代工厂进行加工制造。

5.5文档设计

文档是MCU设计过程中很重要而且很必要的环节,且应该在设计的不同阶段,以模板的形式规定在此阶段所要完成的文档设计,并由项目负责人进行详细审查,从而确保一旦设计中出现了任何问题,都可以查找相关的设计文件以及对应的设计文档,尤其是设计的细节需要体现的很完整。

6、结束语

以上只是简要概述了MCU硬件设计的主要方面。若要设计一个性价比高、竞争力强的MCU,还需要进行大量的、详细的工作,尤其是电路的全功能验证和详尽测试,并搭建一个MCU平台来进行系列产品的开发,以保证产品可以源源不断地进入嵌入式市场。

来源: 灵动微电MMCU

围观 373

电子产品的设计越来越趋向于模块化,不同功能模块经过有机结合可快速打造出优质、性能各异的产品。而其中模块的连接就显得尤为重要,今天就由资深硬件工程师分享一些关于连接器选择的经验。

连接器就像程序的函数接口,设计合理了,将来产品维护、升级、移植都会事半功倍,使产品保持持久的生命力;设计不合理,造成将来维护、升级时困难重重,牵一发而动全身,最终使产品失去竞争力,连接器的重要性不言而喻。

连接器,也就是工程师俗称的接插件,用于把两个电路板或电子设备连接起来,实现电源或信号的传输。通过连接器,可以使电路模块化,简化电子产品的装配过程,使产品便于维护、升级。

连接器种类非常多,常见的种类有通信接口端子、接线端子、线对板连接器、板对板连接器等。每个种类又可细分为若干类,如:

板对板连接器包括排针排母、PC104、板对板连接器等;
线对板连接器包括FPC连接器、IDC插座、简易牛角座等。

对于模块化的电路,连接器的选型有着举足轻重的作用,那么在选择连接器的时候我们应该从哪些角度去考虑适合硬件使用的连接器呢?

1、引脚、间距

引脚数、引脚间距是连接器选型的基本依据。选择多少引脚数的连接器取决于需要连接的信号数量。对于一些贴片式连接器,如下图的贴片排针,引脚数不宜过多。因为在贴片机焊接过程中,由于高温作用,连接器塑料会受热变形,中部隆起,造成引脚虚焊。我们的P800Flash编程器在研发早期曾用这种排针、排母做板间连接,结果样机排针的引脚大面积虚焊。换成2个引脚数减半的排针后,再没出现过虚焊。

【经验分享】硬件设计如何选择连接器

如今电子设备向小型化、精密化发展,连接器的引脚间距也从2.54mm到1.27mm再到0.5mm。引脚间距越小,对生产工艺要求就越高。引脚间距应视公司生产工艺水平而定,盲目追求小间距,会造成生产和维修的困难。

2、电气性能

连接器的电气性能主要包括:极限电流、接触电阻、绝缘电阻和抗电强度等。连接大功率电源时,需留意连接器的极限电流;传输高频信号如LVDS、PCIe等信号时,需留意接触电阻。连接器应具有低且恒定的接触电阻,一般是几十mΩ至数百mΩ。

3、环境性能

连接器环境性能主要包括:耐温、耐湿、耐盐雾、振动、冲击等。根据具体的应用环境选择。如应用环境较为潮湿时,对于连接器的耐湿、耐盐雾要求就高,避免连接器的金属触点被锈蚀。在工控领域,对连接器抗振动冲击性能要求就高,以免连接器在振动过程中脱落。

4、机械性能

连接器机械性能包括拔插力、机械防呆等。机械防呆对连接器非常重要,一旦插反,很可能对电路造成不可逆的损伤!

拔插力分为插入力和分离力。相关标准中有规定最大插入力和最小分离力,从使用角度看,插入力要小,分离力要大。分离力过小会降低接触的可靠性,然而对于经常需要插拔的连接器,分离力过大会增加拔出难度,降低机械寿命。

P800Flash编程器在前期研发过程中,曾选用下图所示的牛角连接器作为编程器和适配板间的连接器。这种连接器接触紧密,成本低。缺点是机械防呆不明显,分离力过大。在更换编程器适配板过程中,需借助工具如镊子才可将这对连接器分离开,影响用户体验。

【经验分享】硬件设计如何选择连接器

为解决连接器分离力过大的问题,我们设计了结构复杂的辅助起拔器,增加成本的同时,拔出效果却不明显。

【经验分享】硬件设计如何选择连接器

之后我们设计了一个钣金盖板,将适配板固定到盖板上,通过拔盖板实现分离连接器的目的。实际测试效果并不理想,甚至出现连接器塑料边崩裂、针脚歪斜的现象。

【经验分享】硬件设计如何选择连接器

为了减小连接器分离力,方便用户插拔适配板,我们做出了很多尝试,终于在摸索的道路上找到了一盏明灯,最终选用下图所示的连接器,并修改PCB和产品外壳结构。

【经验分享】硬件设计如何选择连接器

实际测试表明,这种连接器由于插槽具有唯一方向性,防呆效果明显,且插入力小,分离力适中,插拔手感佳,极大地提升了插拔件的使用便利性。

“细节决定成败”,正是连接器这种一个个不起眼的细节,决定了产品是否具有良好的用户体验,是否能保持足够的竞争力,切记不可随意而为!

文章来源: ZLG致远电子

围观 301

1、引言

目前,集成电路的嵌入式技术发展越来越快,各色嵌入式产品也越来越受欢迎,尤其是以大屏幕多功能的手机、平板电脑等为典型代表,做为其控制核心的高性能、低功耗的微控制器(MCU)起到了决定性作用。因此以CPU为核心MCU的设计也成为了诸多高等院校、各大公司进行市场竞争的一个主流发展方向。

2、MCU选型技术

微控制器(MCU)的应用领域非常广泛,如消费类电子市场中的手机、照相机、摄像机、MP3、MP4、平板电脑、笔记本电脑、PC机、各种遥控电动玩具等,还有汽车电子的电子钥匙、控制系统、导航、倒车影像、倒车雷达等,还有各种安全防卫系统、医疗器械、工业控制、武器装备、航空航天等各个领域。因此在设计MCU之前需要进行明确的市场定位,从而使目标产品有的放矢,并在高性能、低成本、多功能、轻体积、低功耗、高可靠、散热好、抗辐照、抗单粒子、适应超高温和超低温等方面具有很强的竞争力。MCU硬件设计主要包括两大部分:CPU选型和外围IP核的选取。

3、CPU选型

CPU作为MCU的大脑,起到控制核心的作用,基本上决定了MCU的目标应用领域,因此CPU的选型是设计MCU的关键。目前,可以用于集成电路嵌入式设计的CPU主要有CISC架构的80386EX,RISC架构的ARM7TDMI/EJ、ARM926EJS/946ES/968ES、ARM1136/56/76、ARMCortex-A5/7/8/9/15、ARMCortex-R4/5/7、ARMCortex-M0/0+/1/3/4、SecurCore000/100/300、MIPS32M4K/4K/14K/24K/34K/74K/1004K/1074K、microMIPS32、SmartMIPS、Nios/NiosII、PowerPC40x/60x/70x/90x、SPARCv7/8/9、LEON2/3/4、OR1000/1200等,其中以ARM系列嵌入式CPU发展的势头最为迅猛,占据了嵌入式处理器绝大部分的市场份额,而且还在继续增长。各家公司的每种处理器都有自己的特点,可以满足不同的应用需求。此外,开发环境的完备性、总线接口协议的高效性、技术支持的专业性、IP核种类的丰富性、设计资源的开放性以及设计者的使用习惯等,都会对CPU的选型产生决定性的影响。

4、外围IP选取

对于应用领域而言,外围IP核起到了很好的支撑作用,因为如果把MCU比作“人”,则外围IP核相当于MCU的“眼”“耳”“口”“鼻”等重要器官,所以外围IP核的选取也同样至关重要。IP核的选取包括通用IP核和特定用途IP核两种。

4.1通用IP选取

目前,通用IP核的种类比较繁多,按照总线接口协议可以分为IBM公司的Core Connect、ARM公司的AMBA(Advanced Microcontroller BusArchitecture)和Silicore Corp公司的Wishbone等;按功能分为接口类IP核如DMA、GPIO、UART、USART、Timer、WDT、I2C、I2S、SPI、CAN、存储器控制器,图像处理类IP核等;存储器类IP核如ROM、RAM、SRAM、FLASH等。根据功能不同可以进行不同的选择,还可以集成几个相同功能的IP核,如UARTx4有4个UART接口,I2Cx2则是有2个I2C接口等。

4.2特定用途IP选取

特定功能的IP核种类也很多,如时钟类的PLL、片上高精度振荡器,模数转换类的AD、DA,网络类的ETHERNETMAC/PHY、Modem,图像处理类的H.264、JPEG,接口类的USB2.0/3.0、IDE、SATA等,高速接口类的LVDS、RapidIO、SerDes等,还有各种传感器等,需要根据市场定位来确定。

5、MCU设计

5.1硬件设计

目前,MCU领域众多大公司早已大规模推出各类MCU,而且各具特色,因此设计具有自主知识产权的MCU应在系统架构等方面有别于这些大公司,一是避免侵权,二是更有利于市场竞争。同时应做好产品的规划:从简单到复杂,从单一产品到系列产品,设计平台不断维护与更新,设计软件不断维护与升级,设计人员的水平不断提高。主要包括以下几个方面:

(1)体系架构分析、设计和验证

依据设计规格书中的性能指标和功能指标,首先需要制定设计方案:选取几款CPU以及所有用到的IP核进行系统级设计,从整体上评估MCU的系统架构、CPU的性能指标、IP核的功能特性等方面。基于几种选定的目标工艺给出相应的数据分析,确认是否能够满足设计目标的要求,从而确定基本的设计方案,然后再根据具体的设计结果进行相应的优化。

(2)时钟和复位方案设计

时钟和复位对整个电路而言起到了至关重要的作用。如果这两路信号有问题,则电路不能正常工作。因此,需要作出详尽的时钟方案和复位方案,需要给不同的外设提供不同的时钟:USB单独时钟、CPU等高速外设一个时钟、UART等低速外设一个时钟,如图1示。

图1时钟方案示意图

(3)总线方案设计

采用何种总线、何种组合方式、总线的数量等关系到MCU性能的发挥。以AMBA总线为例,通常的用法是AHB接高速外设,再通过AHB到APB总线桥来访问低速外设。有时为了提高外设的访问速度,一个MCU内部可能有两条APB总线;也可能有两条AHB总线。指令和数据分离,一条用来数据传输或图像处理,另一条用来通用控制。还可能有多层AHB的互连矩阵,便于多个Master可以同时访问多个不同的高速外设,从而大幅度提高MCU系统性能。因此,总线方案的制定须依据产品的具体应用来确定。

(4)功耗管理方案设计

低功耗是MCU的突出特点之一,因为MCU中集成了多种低功耗管理策略:不仅在逻辑上采用门控时钟、门级优化的方式,而且还在物理上采用多阈值电压、多电源域、门控电源等方式;同时更在功能模式上采用了多种模式:正常运行模式、睡眠模式、深度睡眠模式、掉电模式等,并严格规定各种模式下运行和关闭IP核的种类以及各种模式之间的进入和退出流程。这既保证了电路的功能,又保证了电路的性能。

(5)中断处理方案设计

中断是MCU一项很重要的功能。通过中断控制,CPU可以快速响应外设的请求。中断处理一般包括中断源的数量、优先级、是否可屏蔽、是一般中断还是快速中断等,通常需要设计一个专用模块来进行中断处理。有时为了提高设计效率,IP销售商也提供标准的基于AHB或APB等总线接口协议的IP核。如果此类IP核能够满足系统对于中断处理情况的要求,也可以选用。

(6)存储器管理方案设计

存储器是MCU中占面积较大的模块。一个MCU中可能同时含有ROM、SRAM和FLASH三种存储器:ROM用于放置BootLoader、IP Drivers等,SRAM用于提高软件运行速度、存放临时数据,FLASH用于存放应用程序和数据。由于FLASH的读写速度比较慢,为了提高FLASH的读写速度,可以采用预取缓冲器和写缓冲器来加速指令和数据的缓冲。由于各个存储器都有自己的地址空间,因此很方便用户访问。为了便于系统管理,通常设计一个存储器管理模块,并在系统控制模块中设计对应的控制寄存器。

(7)在线调试方案设计

目前,比较常用的在线调试方式为串行调试,如JTAG、EJTAG、UART等,使用PC机的并口、串口、网口或是USB接口,使得在线调试简单方便,成本低廉,如图2所示。由于被调试的程序要在目标板上运行,而且MCU必须正常工作,因此需要设计一个专用的调试模块以保证上位机软件可以调用CPU来进行软硬件的在线调试,并且符合IEEE1149.1的协议标准,此模块的基本结构如图3所示。

图2典型在线调试系统示意图

图3调试结构示意图

(8)测试方案设计

MCU的测试方案主要包括物理测试、功能测试和性能测试几部分内容。先要根据时钟方案和复位方案对MCU进行时钟测试,确保时钟电路工作正常;再对CPU进行功能测试,因为CPU是MCU的控制核心,只有CPU正确运行才能对其他IP核进行测试;然后再依据设计规格书对MCU外围的数字IP核和模拟IP核进行功能测试和性能测试。

5.2系统级验证

为了确保设计的正确性,流片之前必须对MCU进行全功能验证。因此需要使用多种IIP和VIP来搭建一个系统级验证平台,依据设计规格书制定详细的验证方案,通过仿真工具,采用定向和随机的方式或采用比较流行的OVM、VMM和UVM等验证方法学、逐个IP核来验证MCU的全部功能是正确的,重点是系统控制单元、总线仲裁器、功耗管理等为系统功能定制设计的非标准模块。

5.3 FPGA原型验证

由于系统级验证使用的是EDA工具进行软件仿真,仿真的速度比较慢,因此可以通过FPGA原型验证的方式来加速系统级验证的速度,尤其是需要将那些功能比较复杂、规模比较大的模块下载到FPGA中,而且应尽可能使用规模比较大的FPGA,如Virtex-7系列、ArriaV系列等。搭建FPGA验证平台时,不仅可以使用一块FPGA,也可以使用多块FPGA,最好能够将设计的所有模块全部下载到FPGA中。FPGA原型验证不仅要验证硬件的正确性,还要验证IP核驱动程序的正确性,同时也可以验证目标应用程序的正确性。

5.4物理设计

在对MCU系统级验证和FPGA原型验证后,需要进行物理设计:依据设计规格书制定合理设计约束,从逻辑综合到自动布局布线,再到物理验证、形式验证、静态时序分析和功能验证,完成从RTL到GDSII的转换过程,最后将数据发送至代工厂进行加工制造。

5.5文档设计

文档是MCU设计过程中很重要而且很必要的环节,且应该在设计的不同阶段,以模板的形式规定在此阶段所要完成的文档设计,并由项目负责人进行详细审查,从而确保一旦设计中出现了任何问题,都可以查找相关的设计文件以及对应的设计文档,尤其是设计的细节需要体现的很完整。

5、结束语

以上只是简要概述了MCU硬件设计的主要方面。若要设计一个性价比高、竞争力强的MCU,还需要进行大量的、详细的工作,尤其是电路的全功能验证和详尽测试,并搭建一个MCU平台来进行系列产品的开发,以保证产品可以源源不断地进入嵌入式市场。

文章来源:电子电路网

围观 400

页面

订阅 RSS - 硬件设计