在本系列文章中，我们研究了噪声以及它如何干扰基于微控制器的系统的操作。本篇作为系列内容的最后一篇，我们将看看一些可以用来最大限度地减少噪音影响的“规则”。

作者：Graeme Clark，Jackie Chen

我们可以使用一些黄金法则来最小化设计中的EMC。

● 保护内存/时钟走线免受其他信号的影响

● 考虑对外部连接进行滤波和/或缓冲

● 始终将高频Vcc/Vss旁路电容靠近设备

● Vcc/Vss一直并联走线并尽可能靠近，以最大限度地减少电流环路

● 尝试在PCB上使用并行信号/返回走线，特别是对于快速信号或承载大电流的走线

● 考虑使用多层线路板，配备专用并且是完整没有被分割的Vcc/Vss层

● 不要使用高于要求的频率，这不仅有利于最小化噪音，而且有利于功耗

让我们更详细地看一下其中的一些细节。

图1

我们应该尽量保持电源线之间的面积尽可能小，以尽量减少潜在的天线。我们还应该尽量减少流向该天线的电流，以将任何辐射噪声降至最低。

系统电源通常是系统中最大的内部噪声源之一。因此，使用旁路电容和EMI滤波器设计有效的供电系统就非常重要。我们应该保持PCB上电源走线之间的天线方向图区域尽可能小，以便将周围的电流环路面积（S0，S1，S2）减小到最小。最有效的方法是对Vcc和Vss线路使用平行走线。

通过电源线连接到每个IC的旁路电容将显著降低噪声，我们应该尽量使这些电容尽可能靠近每个芯片。通常，最有效的电容值为0.01μF~0.1μF。在特定的噪声系统中，可以尝试使用不同值的电容组合来改善噪声性能。

并且由于各类旁路电容的高频特性不同，请根据噪声频率范围选择最合适、阻抗最低的电容。对于大多数微控制器，陶瓷电容和钽电容通常是合适的。PCB电源输入端一般使用电解电容进行滤波。

我们应该尽量减少设备之间的走线数量，并使每条走线的长度尽可能短。MCU和其他设备之间的走线就像天线一样，会产生噪声。可以多考虑使用串行总线（如I2C或SPI）与外部设备通信，而不是并行总线通信，这样可以最大限度地降低噪声，并且通常还可以最大程度地降低功耗和PCB空间。对于典型的高频连接，请确保走线简短。

对于在设计中承载大电流的走线需要特别小心，不要在振荡器附近以及其他引脚（例如模式或复位引脚）附近放置大电流走线，这些引脚很容易受到噪声的干扰。

我们在上一篇文章中已经谈到了振荡器电路，这是一个需要重点注意的特殊领域，特别是如果您的设计使用低功耗32KHz晶体实现低功耗操作。围绕振荡器设计电路的最重要点是遵循硬件手册中的振荡器电路布局，并遵循振荡器供应商的电路建议，并利用他们的振荡器规格服务（如果他们提供此服务）（特别是对于32KHz振荡器设计）。其他关键建议包括不允许其他信号线穿过振荡器走线，因为这会导致串扰。同时使信号和电源走线尽可能远离振荡器，并且不要在MCU引脚之间接地。

微控制器系统的其他良好布局实践还包括：

● 尽可能对Vcc/Vss使用宽走线和短走线。

● 降低电源电路的阻抗将减少感性噪声问题。

● 尽可能使用Vss/Vcc平面，在较高频率（通常>4MHz）下，返回电流尽可能接近信号路径，因此，应仔细规划信号返回路径，特别是对于大电流信号。

● 不要断开接地层，因为这会增加信号路径阻抗。

● 考虑在I/O引脚上使用限流电阻。

瑞萨电子在RA系列微控制器内部使用了非常多的设计技术，以最大限度地减少外部噪声引起的问题。我们通常使用诸如与外设总线分离的CPU总线（带内存）等技术，这可以最大限度地减少CPU操作的干扰，分布式时钟系统和每个外设上的模块停止功能。我们同时还对一些更敏感的输入（如复位、振荡器输入等）使用片上噪声滤波，并优化I/O缓冲器和电源设计等。

由于我们使用了先进的工艺技术，各种功能模块的集成也有助于提高可靠性，从而降低了对振荡器和电源管理设备等外部电路的需求。片上振荡器、POR/LVD（低电压管理）和看门狗定时器在片上的实现可以大大减少外部噪声进入芯片的可能区域。

图2

微控制器上的软件功能也可用于提高整体系统对噪声影响的抗扰度。正确使用看门狗定时器可以从EMI引起的系统崩溃中恢复应用程序。当今的许多RA微控制器都有两个看门狗定时器，一个时钟来从主时钟系统，另一个时钟来自从专用片上振荡器，这就是独立看门狗定时器（IWDT）。正确使用两个看门狗定时器允许用户即使在传统看门狗可能无法使用的低功耗模式下也能保持看门狗的工作。

应用程序本身也可用于监视其自身的进度，并发现是否发生任何不可预见的操作。即使具有所有这些设计特征和技术，在噪声进入芯片并干扰其运行之前消除噪声始终是保持安全操作的最可靠方法。

希望这一系列文章能够为您提供一些想法和一些思考，关于微控制器系统中的噪声，我们可以讨论的还有很多，我们没有考虑诸如不同类型电缆中的噪声或保护电路的使用等领域，例如Transil、Transorb、Mosorb...但我希望您已经发现这个关于微控制器系统中噪声的简短讨论有用。您可以在瑞萨电子官网上找到有关瑞萨电子微控制器的更多信息及其噪声性能信息，以及有关噪声问题的其他支持文档。

更多内容，您可点击下方链接打开进入瑞萨中文论坛查看：

在我理想的数字世界中，也是我经常梦想的，就是信号电压裕量总是正的，信号时序裕量总是正的，电源电压总是在工作电压范围内，芯片的工作环境是完全良性的。

作者：Graeme Clark，Jackie Chen

不幸的是，我们没有人生活在这个理想的世界里，无论我多么想。现实世界是嘈杂的和让人不愉快的，我们设计中的供电从来都不是完美的。电源电压可能降至正常工作电压范围以下，从而导致系统故障；开关瞬变会产生噪声并降低信号裕量；阻抗不连续性会使信号失真，从而降低信号裕量等等。

图1

更糟糕的是，因为应对静电放电，雷电浪涌导致的系统中断或破坏，我们还把来自内部和外部源的噪声进行了辐射或传导，同时热应力、机械应力和组件老化等等都可能导致系统故障。在这个简短的系列博客中，我想看看其中的一些问题，以及我们可以应用于设计的一些措施，以消除或至少最小化其中一些问题。

在本篇文章中，我想看看一些典型的噪音源。此处表格显示了电磁兼容性（EMC）的两种类型。EMC被定义为电子设备在其预期的电磁环境中正常运行的能力。

EMC包括两种不同的类型：EMI（电磁干扰）以及EMS（电磁耐受性）。EMI通常被称为辐射噪声，是指设备本身在执行正常功能的过程中所产生不利于其它系统的电磁噪声，而EMS被称为噪声敏感性，是指设备在执行应有功能的过程中不受周围电磁环境影响的能力。

在下表中，您可以看到不同类型的EMC及其引起的典型现象。第三列列出了一些可能受到EMI和EMS影响的典型产品，导致操作干扰或系统损坏。此列表只是做了一些简单举例，目的是为了显示一些典型案例。

图2

25年前，像瑞萨H8系列这样的产品，采用的是当时相当先进的工艺技术实现，使用1.0μm甚至0.8μm CMOS技术。但今天的产品采用了先进得多的工艺技术，像我们RA微控制器系列中的最新产品采用的是40纳米技术，线宽比以前使用的H8小25倍。

随着最新器件中的晶体管尺寸变小，更重要的是，晶体管开关频率变快，噪声成为导致器件故障的一个日益增加的因素。

图3

在上图中，您可以看到使用新旧技术的器件之间的简化比较，上半部分显示的是沟道长度为1μm的晶体管操作，该器件通常以当时的8 MHz快速时钟工作，晶体管开关速度较慢，信号宽度远比噪声宽度要宽，而下半部分为晶体管沟道长度为40nm的新器件，工作频率高达200 MHz或更高，这样在同样的噪声条件下，区分噪声与有效信号就会变得更困难。同时在这种情况下，你可以看到切换时间要快得多，对于最新的设备，我们试图处理的信号可能比噪声信号快。因此，当我们转向更小的工艺制程时，噪声将成为一个更大的问题。瑞萨在芯片设计上采取了许多相对应的措施，设计了有助于在这种环境下工作的功能，比如精心设计的电源电路，优化的I/O缓冲器以及专业的保护电路等。但尽可能地在应用设计中减少这些噪声仍然非常重要，因为如果噪声最后进入设备，都是很难消除的。

在本系列的下一篇文章中，我们将更详细地介绍一些典型的噪声源。

更多内容，您可复制下方网址到浏览器中打开进入瑞萨中文论坛查看：

噪声问题是每位电路板设计师都会听到的四个字。为了解决噪声问题，往往要花费数小时的时间进行实验室测试，以便揪出元凶，但最终却发现，噪声是由开关电源的布局不当而引起的。解决此类问题可能需要设计新的布局，导致产品延期和开发成本增加。

本文将提供有关印刷电路板(PCB)布局布线的指南，以帮助设计师避免此类噪声问题。作为例子的开关调节器布局采用双通道同步开关控制器 ADP1850，第一步是确定调节器的电流路径。然后，电流路径决定了器件在该低噪声布局布线设计中的位置。

PCB布局布线指南

第一步：确定电流路径

在开关转换器设计中，高电流路径和低电流路径彼此非常靠近。交流(AC)路径携带有尖峰和噪声，高直流(DC)路径会产生相当大的压降，低电流路径往往对噪声很敏感。适当PCB布局布线的关键在于确定关键路径，然后安排器件，并提供足够的铜面积以免高电流破坏低电流。性能不佳的表现是接地反弹和噪声注入IC及系统的其余部分。

图1所示为一个同步降压调节器设计，它包括一个开关控制器和以下外部电源器件：高端开关、低端开关、电感、输入电容、输出电容和旁路电容。图1中的箭头表示高开关电流流向。必须小心放置这些电源器件，避免产生不良的寄生电容和电感，导致过大噪声、过冲、响铃振荡和接地反弹。

图1. 典型开关调节器(显示交流和直流电流路径)

诸如DH、DL、BST和SW之类的开关电流路径离开控制器后需妥善安排，避免产生过大寄生电感。这些线路承载的高δI/δt交流开关脉冲电流可能达到3 A以上并持续数纳秒。高电流环路必须很小，以尽可能降低输出响铃振荡，并且避免拾取额外的噪声。

低值、低幅度信号路径，如补偿和反馈器件等，对噪声很敏感。应让这些路径远离开关节点和电源器件，以免注入干扰噪声。

第二步：布局物理规划

PCB物理规划(floor plan)非常重要，必须使电流环路面积最小，并且合理安排电源器件，使得电流顺畅流动，避免尖角和窄小的路径。这将有助于减小寄生电容和电感，从而消除接地反弹。

图2所示为采用开关控制器ADP1850的双路输出降压转换器的PCB布局。请注意，电源器件的布局将电流环路面积和寄生电感降至最小。虚线表示高电流路径。同步和异步控制器均可以使用这一物理规划技术。在异步控制器设计中，肖特基二极管取代低端开关。

图2. 采用ADP1850控制器的双路输出降压转换器的PCB布局

第三步：电源器件——MOSFET和电容(输入、旁路和输出)

顶部和底部电源开关处的电流波形是一个具有非常高δI/δt的脉冲。因此，连接各开关的路径应尽可能短，以尽量降低控制器拾取的噪声和电感环路传输的噪声。在PCB一侧上使用一对DPAK或SO-8封装的FET时，最好沿相反方向旋转这两个FET，使得开关节点位于该对FET的一侧，并利用合适的陶瓷旁路电容将高端漏电流旁路到低端源。务必将旁路电容尽可能靠近MOSFET放置(参见图2)，以尽量减小穿过FET和电容的环路周围的电感。

输入旁路电容和输入大电容的放置对于控制接地反弹至关重要。输出滤波器电容的负端连接应尽可能靠近低端 MOSFET的源，这有助于减小引起接地反弹的环路电感。图2中的Cb1和Cb2是陶瓷旁路电容，这些电容的推荐值范围是1 μF至22 μF。对于高电流应用，应额外并联一个较大值的滤波器电容，如图2的CIN所示。

散热考虑和接地层

在重载条件下，功率MOSFET、电感和大电容的等效串联电阻(ESR)会产生大量的热。为了有效散热，图2的示例在这些电源器件下面放置了大面积的铜。

多层PCB的散热效果好于2层PCB。为了提高散热和导电性能，应在标准1盎司铜层上使用2盎司厚度的铜。多个 PGND层通过过孔连在一起也会有帮助。图3显示一个4层 PCB设计的顶层、第三层和第四层上均分布有PGND层。

图3. 截面图：连接PGND层以改善散热

这种多接地层方法能够隔离对噪声敏感的信号。如图2所 示，补偿器件、软启动电容、偏置输入旁路电容和输出反馈分压器电阻的负端全都连接到AGND层。请勿直接将任何高电流或高δI/δt路径连接到隔离AGND层。AGND是一个安静的接地层，其中没有大电流流过。

所有电源器件(如低端开关、旁路电容、输入和输出电容等)的负端连接到PGND层，该层承载高电流。

GND层内的压降可能相当大，以至于影响输出精度。通过一条宽走线将AGND层连接到输出电容的负端(参见图4)，可以显著改善输出精度和负载调节。

图4. AGND层到PGND层的连接

AGND层一路扩展到输出电容，AGND层和PGND层在输出电容的负端连接到过孔。

图2显示了另一种连接AGND和PGND层的技术，AGND层通过输出大电容负端附近的过孔连接到PGND层。图3显示了PCB上某个位置的截面，AGND层和PGND层通过输出大电容负端附近的过孔相连。

电流检测路径

为了避免干扰噪声引起精度下降，电流模式开关调节器的电流检测路径布局必须妥当。双通道应用尤其要更加重视，消除任何通道间串扰。

双通道降压控制器ADP1850将低端MOSFET的导通电阻RDS(ON)用作控制环路架构的一部分。此架构在SWx与 PGNDx引脚之间检测流经低端MOSFET的电流。一个通道中的地电流噪声可能会耦合到相邻通道中。因此，务必使 SWx和PGNDx走线尽可能短，并将其放在靠近MOSFET的地方，以便精确检测电流。到SWx和PGNDx节点的连接务必采用开尔文检测技术，如图2和图5所示。注意，相应的 PGNDx走线连接到低端MOSFET的源。不要随意将PGND 层连接到PGNDx引脚。

图5. 两个通道的接地技术

相比之下，对于ADP1829等双通道电压模式控制器，PGND1和PGND2引脚则是直接通过过孔连接到PGND层。

反馈和限流检测路径

反馈(FB)和限流(ILIM)引脚是低信号电平输入，因此，它们对容性和感性噪声干扰敏感。FB和ILIM走线应避免靠近高δI/δt走线。注意不要让走线形成环路，导致不良电感增加。在ILIM和PGND引脚之间增加一个小MLCC去耦电容 (如22 pF)，有助于对噪声进行进一步滤波。

开关节点

在开关调节器电路中，开关(SW)节点是噪声最高的地方，因为它承载着很大的交流和直流电压/电流。此SW节点需要较大面积的铜来尽可能降低阻性压降。将MOSFET和电感彼此靠近放在铜层上，可以使串联电阻和电感最小。

对电磁干扰、开关节点噪声和响铃振荡更敏感的应用可以使用一个小缓冲器。缓冲器由电阻和电容串联而成(参见图 6中的RSNUB和CSNUB)，放在SW节点与PGND层之间，可以降 低SW节点上的响铃振荡和电磁干扰。注意，增加缓冲器可能会使整体效率略微下降0.2%到0.4%。

图6. 缓冲器和栅极电阻电阻

栅极驱动器路径

栅极驱动走线(DH和DL)也要处理高δI/δt，往往会产生响铃振荡和过冲。这些走线应尽可能短。最好直接布线，避免使用馈通过孔。如果必须使用过孔，则每条走线应使用两个过孔，以降低峰值电流密度和寄生电感。

在DH或DL引脚上串联一个小电阻(约2 Ω至4 Ω)可以减慢栅极驱动，从而也能降低栅极噪声和过冲。另外，BST与SW 引脚之间也可以连接一个电阻(参见图6)。在布局期间用0 Ω栅极电阻保留空间，可以提高日后进行评估的灵活性。增加的栅极电阻会延长栅极电荷上升和下降时间，导致 MOSFET的开关功率损耗提高。

总结

了解电流路径、其敏感性以及适当的器件放置，是消除 PCB布局设计噪声问题的关键。ADI公司的所有电源器件评估板都采用上述布局布线指导原则来实现最佳性能。评估板文件UG-204和UG-205详细说明了ADP1850相关的布局布线情况。

注意，所有开关电源都具有相同的元件和相似的电流路径敏感性。因此，以针对电流模式降压调节器的 ADP1850为例说明的指导原则同样适用于电压模式和/或升压开关调节器的布局布线。