跳转到主要内容

下拉电阻

三极管基极下拉电阻作用

judy /

1)防止三极管受噪声信号的影响而产生误动作,使晶体管截止更可靠!三极管的基极不能出现悬空,当输入信号不确定时(如输入信号为高阻态时),加下拉电阻,就能使有效接地。特别是GPIO连接此基极的时候,一般在GPIO所在IC刚刚上电初始化的时候,此GPIO的内部也处于一种上电状态,很不稳定,容易产生噪声,引起误动作!加此电阻,可消除此影响(如果出现一尖脉冲电平,由于时间比较短,所以这个电压很容易被电阻拉低;如果高电平的时间比较长,那就不能拉低了,也就是正常高电平时没有影响)!但是电阻不能过小,影响泄漏电流!(过小则会有较大的电流由电阻流入地)

2)当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B,E之间加一个R起到放电作用。高频,深饱和时特别要注意。(次要)

MCU中上拉和下拉的意义

judy /

在很多MCU中,都有上拉和下拉的概念,从8051到AVR再到ARM,都有!

<strong>上拉:</strong>

简单理解起来,上拉就是通过一个电阻接到高电平,在MCU中主要是为了提高芯片的驱动能力,如8051的P0口,在8051的PDF中,我们可以看到:

(1)每个单个的引脚,输出低电平的时候,允许外部电路,向引脚灌入的最大电流为 10 mA

(2)每个 8 位的接口(P1、P2 以及 P3),允许向引脚灌入的总电流最大为 15 mA,而 P0 的能力强一些,允许向引脚灌入的最大总电流为 26 mA;全部的四个接口所允许的灌电流之和,最大为 71 mA

<center><img src="http://mcu.eetrend.com/files/2018-03/wen_zhang_/100010576-36894-662.jpg…; alt="MCU中上拉和下拉的意义"></center>

集电极开路、漏极开路、上拉电阻、下拉电阻等接口相关基本概念

kelly /

本文主要介绍相关接口电路的基本概念:

在电路中常会遇到漏极开路(Open Drain)和集电极开路(Open Collector)两种情形。漏极开路电路概念中提到的“漏”是指 MOSFET的漏极。同理,集电极开路电路中的“集”就是指三极管的集电极。在数字电路中,分别简称OD门和OC门。

<strong>1、集电极开路输出</strong>

典型的集电极开路电路如图所示。电路中右侧的三极管集电极什么都不接,所以叫做集电极开路,左侧的三极管用于反相作用,即左侧输入“0”时左侧三极管截止,VCC通过电阻加到右侧三极管基极,右侧三极管导通,右侧输出端连接到地,输出“0”。

<center><img src="http://mm32.eetrend.com/files/2016-10/wen_zhang_/100003677-12210-1.jpg&…; alt=""></center>