带高速 PLL 的振荡器模块包括以下特性：
• 主和从内核子系统
• 主和从内核之间共享的内部和外部振荡器源
• 主和从内核独立片上锁相环 （Phase-Locked Loop， PLL），可基于所选的内部和外部振荡器源提升内部工作频率
• 主和从内核独立附属 PLL （Auxiliary PLL， APLL）时钟发生器，可提升外设的工作频率
• 主和从内核独立打盹模式，有助于节省系统功耗
• 主和从内核独立可扩展参考时钟输出 （Reference Clock Output， REFCLKO）
• 各种时钟源之间的动态时钟切换
• 故障保护时钟监视 （Fail-Safe Clock Monitoring， FSCM），可检测时钟故障并允许安全地恢复或关闭应用