在项目处于调试期间，Fault处理程序可能只是一个断点指令，调试器遇到这个指令后停止程序的运行。默认情况下，由于非硬Fault被禁能，所有发生的非Fault都会上访成硬Fault，因此只要在硬Fault处理程序中设置一个断点，就可以观察所有Fault信息。当使用MDK-ARM的RealView编译器时，你可以用下面的C代码替代默认硬Fault处理程序，这段代码检测产品是否连接到一个调试器，只有在连接到一个调试器的情况下，才会执行断点指令。

void HardFault_Handler (void) {
if (CoreDebug ->DHCSR & 1) { // check C_DEBUGEN == 1 -> Debugger Connected
__breakpoint (0); // halt program execution here
}
while (1); // enter endless loop otherwise
}

说明一下，在这段代码中，关于这个CoreDebug->DHCSR也可以在core_cm3.h中找到；__breakpoint()函数是ARM编译器所支持的内部指令，这个函数的作用是在指令流中插入一个断点指令（BKTP）。详细可以查看编译器手册Compiler Reference Guide – Compiler-specific Features - __breakpoint。

为了使能除数为零以及未对齐内存访问产生Fault，应用程序初始化代码要设置SCB->CCR寄存器，下面的C代码清单用于使能除数为零以及未对齐内存访问产生Fault。

SCB ->CCR |= 0x18; /* enable div-by-0 and unaligned fault*/

对于最终的应用程序，Fault处理程序或许会按照下面所说的实现：

系统复位：通过置一SCB->AIRCR（应用程序中断和复位控制寄存器）的位2（SYSRESETREQ）。这样将会强制对调试设备之外的所有主要设备进行一次大的系统复位。如果你不想复位整个系统，你可以只置一SCB->AIRCR寄存器的位0.（注：LPC1778/88不支持这个位）

恢复： 在某些情况下，还是有希望解决产生Fault的问题的。例如，如果程序尝试访问了协处理器，可以通过一个协处理器的软件模拟器来解决。

终止任务： 如果系统运行了一个RTOS，则相关的任务可以被终结或者重新开始。
注：下面的C代码清单可以用来使能用法、存储器管理和总线Fault：

SCB ->SHCSR |= 0x00007000; // enable Usage Fault, Bus Fault, and MMU Fault
利用串口上报Fault异常信息

在调试期间，最主要的是要弄清楚触发了哪类Fault，什么原因触发了Fault以及定位到触发Fault的代码，可以利用一份空闲串口当作调试用，将以上信息发给PC，通过串口调试助手接收这些Fault信息。

主要步骤如下：

1、如有必要，使能非硬Fault（用法、存储器管理和总线Fault）

2、如果有必要使能捕获除法为零和未对齐内存访问

3、编写Fault处理程序

4、将启动代码中默认的Fault处理程序更换成自己需要的Fault处理程序

补充一些基础知识，有利于理解下面的代码：

堆栈：

Cortex-M3的堆栈是使用“向下生长的满栈”模型，SP指针指向最后一个被压入堆栈的32位数值。在下一次压栈时，SP先自减4，再存入新的数值。POP操作正好相反，先弹出当前SP指针处的32位数值，再将SP的值增4.

Cortex-M3的异常/中断过程：

1、入栈：硬件自动把8个寄存器的值压入堆栈（8个寄存器依次为：xPSR、PC、LR、R12以及R3~R0）。如果异常发生时，当前的代码正在使用PSP（进程堆栈），则上面8个寄存器压入PSP；否则就压入MSP（主堆栈）。一旦进入服务例程，就将一直使用MSP。Cortex-M3内核响应中断/异常的延时固定为12个时钟周期。以上操作使用Cortex-M3的数据总线。

2、取向量：与入栈同时，Cortex-M3内核从向量表中找出正确的异常向量，然后在服务程序的入口地址欲取指。以上操作使用Cortex-M3的指令总线

3、更新寄存器：入栈和取向量操作完成后，在执行服务例程之前，还要更新一些列寄存器：

SP：在入栈操作后，会把堆栈指针（PSP或MSP）更新到新的位置。在执行中断/异常服务例程时，一定是使用MSP。

PSR：更新IPSR位段（PSR最低部分）的值为新响应的异常编号。

PC：在取向量完成后，PC将指向服务例程的入口地址。

LR：在出入ISR的时候，LR保存一些在异常返回时用到的特殊位。

寄存器：

1、通用寄存器：R0~R3、R12，C函数调用标准会使用R0~R3用来传递参数，R12（用于子程序保存SP指针，不太清楚）

2、LR：连接寄存器。LR用于在调用子程序时存储返回地址。

3、PC：程序计数器，CM3内部使用了指令流水线，读PC时返回的值是当前指令的地址+4.

4、xPSR程序状态寄存器

下面以硬Fault处理为例，介绍一下如何将Fault信息上报到PC的调试助手上。

1、在程序初始化代码中，使能非硬Fault（使用Keil MDK编译器，必须包含core_cm3.h头文件）

static __INLINE void EnableFault(void)
{
SCB->SHCSR |= (SCB_SHCSR_USGFAULTENA_Msk|SCB_SHCSR_BUSFAULTENA_Msk|SCB_SHCSR_MEMFAULTENA_Msk);
}

2、编写硬Fault处理程序

/*
* 截获硬Fault异常
* arg:堆栈指针
*/
void HardFaultHandle(unsigned int *arg)
{
unsigned int stacked_r0,stacked_r1,stacked_r2,stacked_r3,stacked_r12,stacked_lr,stacked_pc,stacked_psr;
stacked_r0=((unsigned long)arg[0]);
stacked_r1=((unsigned long)arg[1]);
stacked_r2=((unsigned long)arg[2]);
stacked_r3=((unsigned long)arg[3]);
stacked_r12=((unsigned long)arg[4]);
stacked_lr=((unsigned long)arg[5]);
stacked_pc=((unsigned long)arg[6]);
stacked_psr=((unsigned long)arg[7]);

PLC_DEBUGF(TEST_DEBUG,("致命错误:系统发生硬Fault!!\n"));
PLC_DEBUGF(TEST_DEBUG,("捕获错误发生时的环境,上报Fault状态寄存器:\n"));
PLC_DEBUGF(TEST_DEBUG,("R0= 0x%x\n",stacked_r0));
PLC_DEBUGF(TEST_DEBUG,("R1= 0x%x\n",stacked_r1));
PLC_DEBUGF(TEST_DEBUG,("R2= 0x%x\n",stacked_r2));
PLC_DEBUGF(TEST_DEBUG,("R3= 0x%x\n",stacked_r3));
PLC_DEBUGF(TEST_DEBUG,("R12= 0x%x\n",stacked_r12));
PLC_DEBUGF(TEST_DEBUG,("LR= 0x%x\n",stacked_lr));
PLC_DEBUGF(TEST_DEBUG,("PC= 0x%x\n",stacked_pc));
PLC_DEBUGF(TEST_DEBUG,("PSR= 0x%x\n",stacked_psr));

PLC_DEBUGF(TEST_DEBUG,("HFSR= 0x%x\n",HFSR));

PLC_DEBUGF(TEST_DEBUG,("BFSR= 0x%x\n",BFSR));
PLC_DEBUGF(TEST_DEBUG,("BFAR= 0x%x\n",BFAR));

PLC_DEBUGF(TEST_DEBUG,("MMSR= 0x%x\n",MMSR));
PLC_DEBUGF(TEST_DEBUG,("MMAR= 0x%x\n",MMAR));

PLC_DEBUGF(TEST_DEBUG,("UFSR= 0x%x\n",UFSR));

HFSR=0xFFFFFFFF;
BFSR=0xFF;
MMSR=0xFF;
UFSR=0xFFFF;

while(1);
}

3、在启动代码中，将默认硬Fault处理程序更换为自己需要的Fault处理程序

HardFault_Handler\
PROC
IMPORT HardFaultHandle
TST LR,#4
ITE EQ
MRSEQ R0,MSP
MRSNE R0,PSP
B HardFaultHandle
ENDP

ARM Cortex-M3相比于ARM其他系列微控制器，具有以下优势或特点：

1、三级流水线+分支预测
　　
ARM Cortex-M3与ARM7内核一样，采用适合于微控制器应用的三级流水线，但增加了分支预测功能。
　　
现代处理器大多采用指令预取和流水线技术，以提高处理器的指令执行速度。流水线处理器在正常执行指令时，如果碰到分支（跳转）指令，由于指令执行的顺序可能会发生变化，指令预取队列和流水线中的部分指令就可能作废，而需要从新的地址重新取指、执行，这样就会使流水线“断流”，处理器性能因此而受到影响。特别是现代C语言程序，经编译器优化生成的目标代码中，分支指令所占的比例可达10-20%，对流水线处理器的影响会的更大。为此，现代高性能流水线处理器中一般都加入了分支预测部件，就是在处理器从存储器预取指令时，当遇到分支（跳转）指令时，能自动预测跳转是否会发生，再从预测的方向进行取指，从而提供给流水线连续的指令流，流水线就可以不断地执行有效指令，保证了其性能的发挥。
　　
ARM Cortex-M3内核的预取部件具有分支预测功能，可以预取分支目标地址的指令，使分支延迟减少到一个时钟周期。

2、 哈佛结构
　　
从内核访问指令和数据的不同空间与总线结构，可以把处理器分为哈佛结构和普林斯顿结构（或冯.诺伊曼结构）。冯.诺伊曼结构的机器指令、数据和I/O共用一条总线，这样内核在取指时就不能进行数据读写，反之亦然。这在传统的非流水线处理器上是没有什么问题的，它们取指、执行分时进行，不会发生冲突。但在现代流水线处理器上，由于取指、译码和执行是同时进行的（不是同一条指令），一条总线就会发生总线冲突，必须插入延迟等待，从而影响了系统性能。ARM7TDMI内核就是这种结构的。
　　
而哈佛结构的处理器采用独立的指令总线和数据总线，可以同时进行取指和数据读写操作，从而提高了处理器的运行性能。ARM Cortex-M3、ARM966E、ARM926EJ、ARM1136JF等内核都采用了哈佛结构。

3、内置嵌套向量中断控制器（NVIC）
　　
针对业界对ARM处理器中断响应的问题，Cortex-M3首次在内核上集成了嵌套向量中断控制器（NVIC）。Cortex-M3的中断延迟只有12个时钟周期(ARM7需要24-42个周期)；Cortex-M3还使用尾链技术，使得背靠背（back-to-back）中断的响应只需要6个时钟周期(ARM7需要大于30个周期)。另外，Cortex-M3采用了基于栈的异常模式，使得芯片初始化的封装更为简单。
　　
ARM7TDMI内核不带中断控制器，具体MCU的中断控制器是各芯片厂商自己加入的，这使得各厂商的ARM7 MCU中断控制部分都不一样，给用户使用及程序移植带来了很大麻烦。Cortex-M3内核集成NVIC，各厂商生产的基于Cortex-M3内核的MCU都具有统一的中断控制器，对用户使用各种Cortex-M3 MCU，特别是中断编程带来了很大的便利。

4、支持位绑定操作
　　
以前的ARM内核不支持位操作，当需要对一个变量或端口的某一位操作时，先要用逻辑与/或指令屏蔽其他的位，使位操作需要较多的指令和时钟周期。ARM Cortex-M3采用了一种特殊的方法——位绑定：把一个地址单元的32位变量中的每一位，通过一个简单的地址转换算法，映射到另一个地址空间，每一位占用一个地址，对此地址空间的操作，只有数据的最低一位是有效的，其余高31位的值被忽略。相当于把一个“横”的32位字给“竖”起来。这样对新的映射空间操作时，就可以不用屏蔽操作，优化了RAM和I/O寄存器的读写，提高了位操作的速度。
　　
这种方法粗看起来好像损失了很多地址空间，其实对于32位的ARM处理器而言，总共可以寻址4GB的空间，而对于一个MCU来说，一般只用到几百KB的空间。所以这种处理方法丝毫不会影响一个MCU的正常使用，又大大简化了处理器的设计，可以说是一种良策。

5、支持串行调试（SWD）
　　
ARM处理器一般都使用JTAG调试接口，使得仿真、调试工具统一而廉价，方便了用户开发。但JTAG调试接口至少要占用芯片的5-6个引脚，这对于一些引脚较少的MCU来说，有时会对仿真调试和I/O使用带来麻烦。
ARM Cortex-M3在保持原来JTAG调试接口的基础上，还支持串行调试（SWD）。使用SWD时，只占用2个引脚，就可以进行所有的仿真和调试，节省了调试用引脚，用户就可以使用更多的引脚。另外，Cortex-M3支持8个硬件断点（ARM7、ARM9只支持2个硬件断点），可以减少断点调试时对代码的影响，保证仿真、调试的时序准确性。

6、内核支持低功耗模式
　　
ARM内核已经是一个高性能、低功耗的内核，但ARM7、ARM9等内核本身只有运行/停止模式，没有其他模式。各芯片厂商只能在内核基础上，对各自加入的外设定义各种低功耗模式。Cortex-M3加入了类似于8位处理器的内核低功耗模式，支持3种功耗管理模式：通过一条指令立即睡眠；异常/中断退出时睡眠；深度睡眠。使整个芯片的功耗控制更为有效。Cortex-M3的运行功耗（Active Mode）也很低。

7、高效的Thumb2 16/32位混合指令集
　　
ARM7、ARM9等内核使用不同的处理器状态分别执行32位的ARM指令和16位的Thumb指令，使用状态切换指令完成ARM状态和Thumb状态的切换。Cortex-M3使用更高效的Thumb2指令集，它是一种16/32位混合编码指令，兼容Thumb指令。对于一个应用程序编译生成的Thumb2代码，以接近Thumb编码的代码尺寸，达到了接近ARM编码的运行性能。Thumb2是一种紧凑、高效的新一代指令集。Thumb2指令集是面向高级语言的指令集，适合于C语言编程，由编译器生成目标代码，不建议直接使用Thumb2汇编语言编程。

8、32位硬件除法和单周期乘法
　　
以往的ARM处理器没有除法指令，在某些除法密集型应用中性能不尽如意。Cortex-M3加入了32位除法指令，弥补了这一缺陷，使Cortex-M3可以和其他通用处理器一样，完成各种数学运算操作。
　　
Cortex-M3还改进了乘法运算部件，32结果的32位x32位乘法操作只要一个时钟周期。这一性能使得使用Cortex-M3来进行乘、乘加运算时，已逼近DSP的性能，因此特别适合一些需要简单DSP的应用领域，如电机控制、数字滤波、FFT变换等。
　　
需要指出的是，32位的乘/除运算，对于一个8位机而言，已经是一段比较复杂的程序，而对于32位的Cortex-M3而言，只需一句指令。因此，即使二者工作主频一样，实际运行性能也不是一个数量级的。

9、支持存储器非对齐访问
　　
基于Cortex-M3的MCU，为提高性能，其内部存储器（Flash、RAM）都是32位编址的。这样当常量、变量是字节或半字类型时，如果处理器只支持对齐访问（以往的处理器都是如此），那么这些字节/半字类型的数据也必须被分配、占用一个32位的存储单元，这样就浪费了部分存储空间。
　　
Cortex-M3支持存储器的非对齐访问，它可以访问存储在一个32位单元中的字节/半字类型数据，这样4个字节类型（或2个半字类型）数据可以被分配在一个32位的单元中，提高了存储器的利用率。对于一般的应用程序而言，这种技术可以节省约25%的SRAM使用量，从而可以选择SRAM较小、更廉价的MCU。

10、定义了统一的存储器映射
　　
ARM7、ARM9等内核没有定义存储器映射，各芯片厂商自己定义了存储器映射，这使得各厂商的MCU存储器映射都不完全一致，给用户学习使用及程序移植带来了麻烦。
　　
Cortex-M3内核定义了统一的存储器映射，各厂商生产的基于Cortex-M3内核的微控制器芯片都具有一致的存储器映射，对用户使用各种基于Cortex-M3的 MCU以及代码在不同MCU上的移植带来了很大的便利。

11、极高的性价比
　　
基于Cortex-M3的微控制器相比于ARM7TDMI的微控制器，在相同的工作时钟频率下：平均性能要高约30%；代码尺寸要比ARM编码小约30%；价格一般也更低。

CM3 只有一个单一固定的存储器映射。这一点极大地方便了软件在各种 CM3 单片机间的移植。

存储空间的一些位置用于调试组件等私有外设，这个地址段被称为“私有外设区”。私有外设区的组件包括：闪存地址重载及断点单元(FPB)，数据观察点单元(DWT)，仪器化跟踪宏单元(ITM)，嵌入式跟踪宏单元(ETM)，跟踪端口接口单元(TPIU)， ROM 表。

CM3的地址空间是 4GB, 程序可以在代码区，内部 SRAM 区以及外部 RAM 区中执行。但是因为指令总线与数据总线是分开的，最理想的是把程序放到代码区，从而使取指和数据访问各自使用自己的总线，并行不悖。

1、代码区

存放指令和数据，取指通过指令码（ICode）总线，数据访问借助数据码（DCode）总线。

2、片上SRAM

内部SRAM 区的大小是 512MB，用于让芯片制造商连接片上的 SRAM，这个区通过系统总线来访问。在这个区的下部，有一个 1MB 的区间，被称为“位带区”。该位带区还有一个对应的、 32MB 的“位带别名(alias)区”，容纳了 8M 个“位变量”（对比 8051 的只有 128 个位变量）。位带区对应的是最低的 1MB 地址范围，而位带别名区里面的每个字对应位带区的一个比特。位带操作只适用于数据访问，不适用于取指。通过位带的功能，可以把多个布尔型数据打包在单一的字中，却依然可以从位带别名区中，像访问普通内存一样地使用它们。位带别名区中的访问操作是原子的。

3、片上外设

512M由片上外设（的寄存器）使用。这个区中也有一条 32MB 的位带别名，以便于快捷地访问外设寄存器，用法与内部 SRAM 区中的位带相同。

4、2个1G空间

分别用于连接外部 RAM 和外部设备，它们之中没有位带。两者的区别在于外部 RAM 区允许执行指令，而外部设备区则不允许。

5、最后0.5G

包括了系统级组件，内部私有外设总线 s，外部私有外设总线 s，以及由提供者定义的系统外设。

私有外设总线有两条：

AHB 私有外设总线，只用于CM3内部的AHB外设，它们是：NVIC, FPB, DWT和ITM。

APB 私有外设总线，既用于CM3内部的APB设备，也用于外部设备（这里的“外部”是对内核而言）。CM3允许器件制造商再添加一些片上APB外设到APB私有总线上，它们通过APB接口来访问。

1、通用目的寄存器R0~R7

R0-R7 也被称为低组寄存器。所有指令都能访问它们。它们的字长全是 32 位，复位后的初始值是不可预料的。

2、通用目的寄存器 R8-R12

R8-R12 也被称为高组寄存器。这是因为只有很少的 16 位 Thumb 指令能访问它们， 32 位的thumb-2 指令则不受限制。它们也是 32 位字长，且复位后的初始值是不可预料的。

3、特殊功能寄存器

程序状态寄存器：APSR， IPSR， EPSR ---- MRS/MSR

APSR：

N：负条件码标志位，运算结果小于0，N=1， 大于等于0，N=0；

Z：零条件码标志位，运算结果为0，Z=1；

C：进位条件码标志位，运算指令产生进位（无符号加法溢出），C=1；

V：溢出条件码标志位，运算溢出（有符号加法溢出）， V=1；

Q：饱和条件码标志位；

IPSR：处于线程模式时，该位域为0；在手柄模式下，该位域为当前异常的异常号。

EPSR：

T:Thumb状态， T=1，ARM状态，T=0；

PRIMASK, FAULTMASK 和 BASEPRI：控制异常的使能和除能

控制寄存器CONTROL：其一用于定义特权级别，其二用于选择当前使用哪个堆栈指针。

4、堆栈指针R13

R13 是堆栈指针。在 CM3 处理器内核中共有两个堆栈指针，于是也就支持两个堆栈。当引用 R13（或写作 SP）时，引用到的是当前正在使用的那一个，另一个必须用特殊的指令来访问（ MRS,MSR指令）。

主堆栈指针（MSP），或写作 SP_main。这是缺省的堆栈指针，它由 OS 内核、异常服务例程以及所有需要特权访问的应用程序代码来使用。
进程堆栈指针（PSP），或写作 SP_process。用于常规的应用程序代码（不处于异常服用例程中时）。

5、连接寄存器R14

R14 是连接寄存器（ LR）。在一个汇编程序中，你可以把它写作 both LR 和 R14。 LR 用于在调用子程序时存储返回地址。例如，当你在使用 BL(分支并连接， Branch and Link)指令时，就自动填充 LR的值。

6、程序计数器R15

R15 是程序计数器，在汇编代码中一般我们都都叫它的外号“ PC”。因为 CM3 内部使用了指令流水线，读 PC 时返回的值是当前指令的地址+4。

一、NVIC概览 ——嵌套中断向量表控制器

NVIC 的寄存器以存储器映射的方式来访问，除了包含控制寄存器和中断处理的控制逻辑之外， NVIC 还包含了 MPU、 SysTick 定时器以及调试控制相关的寄存器。

NVIC 共支持 1 至 240 个外部中断输入（通常外部中断写作 IRQs）。具体的数值由芯片厂商在设计芯片时决定。此外， NVIC 还支持一个“永垂不朽”的不可屏蔽中断（ NMI）输入。

NVIC 的访问地址是 0xE000_E000。所有 NVIC 的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制／状态寄存器均可按字／半字／字节的方式访问。

二、中断配置

1、中断的使能与除能（SETENA/CLRENA）

2、中断置请求与清请求（SETPEND/CLRPEND）

如果中断发生时，正在处理同级或高优先级异常，或者被掩蔽，则中断不能立即得到响应。此时中断被悬起。

3、中断活跃位寄存器

ACTIVE寄存器族 0xE000_E300_0xE000_E31C

三、软件中断

软件中断，包括手工产生的普通中断，能以多种方式产生。最简单的就是使用相应的SETPEND寄存器；而更专业更快捷的作法，则是通过使用软件触发中断寄存器STIR

软件触发中断寄存器STIR（地址：0xE000_EF00）

注意：系统异常（ NMI，faults， PendSV等），不能用此法悬起。而且缺省时根本不允许用户程序改动NVIC寄存器的值。如果确实需要，必须先在NVIC的配置和控制寄存器(0xE000_ED14)中，把比特1（USERSETMPEND）置位，才能允许用户级下访问NVIC的STIR。

四、SysTick定时器

SysTick定时器被捆绑在NVIC中，用于产生SysTick异常（异常号： 15）。

Cortex-M3处理器内部包含了一个简单的定时器。因为所有的CM3芯片都带有这个定时器，软件在不同 CM3器件间的移植工作就得以化简。该定时器的时钟源可以是内部时钟（ FCLK， CM3上的自由运行时钟），或者是外部时钟（CM3处理器上的STCLK信号）。不过， STCLK的具体来源则由芯片设计者决定，因此不同产品之间的时钟频率可能会大不相同。因此，需要检视芯片的器件手册来决定选择什么作为时钟源。

SysTick定时器能产生中断， CM3为它专门开出一个异常类型，并且在向量表中有它的一席之地。它使操作系统和其它系统软件在CM3器件间的移植变得简单多了，因为在所有CM3产品间，SysTick 的处理方式都是相同的。

SysTick控制及状态寄存器（地址：0xE000_E010）

SysTick重装载数值寄存器（地址：0xE000_E014）

SysTick当前数值寄存器（地址：0xE000_E018）

SysTick校准数值寄存器（地址：0xE000_E01C）

校准值寄存器提供了这样一个解决方案：它使系统即使在不同的CM3产品上运行，也能产生恒定的SysTick中断频率。最简单的作法就是：直接把TENMS的值写入重装载寄存器，这样一来，只要没突破系统的“弹性极限”，就能做到每10ms来一次 SysTick异常。如果需要其它的SysTick异常周期，则可以根据TENMS的值加以比例计算。只不过，在少数情况下， CM3芯片可能无法准确地提供TENMS的值（如， CM3的校准输入信号被拉低），所以为保险起见，最好在使用TENMS前检查器件的参考手册。

作者：a1314521531