芯片

作者: 侯成敬

概述

晶体管发明并大量生产之后,各式固态半导体组件如二极管、晶体管等大量使用,取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步,使得集成电路成为可能。相对于手工组装电路使用个别的分立电子组件,集成电路可以把很大数量的微晶体管集成到一个小芯片,是一个巨大的进步。集成电路的规模生产能力,可靠性,电路设计的模块化方法确保了快速采用标准化集成电路代替了设计使用离散晶体管。

集成电路对于离散晶体管有两个主要优势:成本和性能。成本低是由于芯片把所有的组件通过照相平版技术,作为一个单位印刷,而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关,消耗更低能量,因为组件很小且彼此靠近。2006年,芯片面积从几平方毫米到350 mm²,每mm²可以达到一百万个晶体管。

制造过程


芯片制作完整过程包括芯片设计、晶片制作、封装制作、测试等几个环节,其中晶片制作过程尤为的复杂。

首先是芯片设计,根据设计的需求,生成的“图样”

芯片的原料晶圆

晶圆的成分是硅,硅是由石英沙所精练出来的,晶圆便是硅元素加以纯化(99.999%),接着是将这些纯硅制成硅晶棒,成为制造集成电路的石英半导体的材料,将其切片就是芯片制作具体所需要的晶圆。晶圆越薄,生产的成本越低,但对工艺就要求的越高。

晶圆涂膜

晶圆涂膜能抵抗氧化以及耐温能力,其材料为光阻的一种。

晶圆光刻显影、蚀刻

光刻工艺的基本流程,首先是在晶圆(或衬底)表面涂上一层光刻胶并烘干。烘干后的晶圆被传送到光刻机里面。光线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上,实现曝光,激发光化学反应。对曝光后的晶圆进行第二次烘烤,即所谓的曝光后烘烤,后烘烤是的光化学反应更充分。最后,把显影液喷洒到晶圆表面的光刻胶上,对曝光图形显影。显影后,掩模上的图形就被存留在了光刻胶上。涂胶、烘烤和显影都是在匀胶显影机中完成的,曝光是在光刻机中完成的。匀胶显影机和光刻机一般都是联机作业的,晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的,晶圆不直接暴露在周围环境中,以减少环境中有害成分对光刻胶和光化学反应的影响。

该过程使用了对紫外光敏感的化学物质,即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂,使得其遇紫外光就会溶解。这时可以用上第一份遮光物,使得紫外光直射的部分被溶解,这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了,而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。

掺加杂质

将晶圆中植入离子,生成相应的P、N类半导体。

具体工艺是是从硅片上暴露的区域开始,放入化学离子混合液中。这一工艺将改变搀杂区的导电方式,使每个晶体管可以通、断、或携带数据。简单的芯片可以只用一层,但复杂的芯片通常有很多层,这时候将该流程不断的重复,不同层可通过开启窗口联接起来。这一点类似多层PCB板的制作原理。 更为复杂的芯片可能需要多个二氧化硅层,这时候通过重复光刻以及上面流程来实现,形成一个立体的结构。

晶圆测试

经过上面的几道工艺之后,晶圆上就形成了一个个格状的晶粒。通过针测的方式对每个晶粒进行电气特性检测。一般每个芯片的拥有的晶粒数量是庞大的,组织一次针测试模式是非常复杂的过程,这要求了在生产的时候尽量是同等芯片规格构造的型号的大批量的生产。数量越大相对成本就会越低,这也是为什么主流芯片器件造价低的一个因素。

封装

将制造完成晶圆固定,绑定引脚,按照需求去制作成各种不同的封装形式,这就是同种芯片内核可以有不同的封装形式的原因。比如:DIP、QFP、PLCC、QFN等等。这里主要是由用户的应用习惯、应用环境、市场形式等外围因素来决定的。

测试、包装

经过上述工艺流程以后,芯片制作就已经全部完成了,这一步骤是将芯片进行测试、剔除不良品,以及包装。

封装

最早的集成电路使用陶瓷扁平封装,这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装,开始是陶瓷,之后是塑料。1980年代,VLSI电路的针脚超过了DIP封装的应用限制,最后导致插针网格数组和芯片载体的出现。

表面贴着封装在1980年代初期出现,该年代后期开始流行。它使用更细的脚间距,引脚形状为海鸥翼型或J型。以Small-Outline Integrated Circuit(SOIC)为例,比相等的DIP面积少30-50%,厚度少70%。这种封装在两个长边有海鸥翼型引脚突出,引脚间距为0.05英寸。

作用

芯片其实就是一块高度集成的电路板也可以叫IC比如说电脑的CPU其实也是一块芯片不同的IC有不同的作用,比如说视频编码/解码IC及是专门用来处理视频数据的,音频编码/解码IC则是用来处理声音的。

和CPU的区别

二者的区别是芯片集成了上外围器件,CPU不带外围器件(例如存储器阵列),是高度集成的通用结构的处理器,CPU是一种数字芯片,只是众多芯片中的一类。

芯片和cpu区别通俗的讲就是,如果把中央处理器CPU比喻为整个电脑系统的心脏,那么主板上的芯片组就是整个身体的躯干。

具体区别如下:

1、功能上的区别
cpu的功能是顺序控制、操作控制、时间控制、数据加工,解释计算机指令以及处理计算机软件中的数据。电脑中所有操作都由CPU负责读取指令,对指令译码并执行指令的核心部件。

而芯片的功能是提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。

2、构成不同
芯片是指将电子逻辑门电路用激光刻录到硅片上,从而构成各种各样的芯片,当今集成度最高、功能最强大的应该CPU芯片了。CPU是指所有时期,各种电子元件构成的计算机中央处理器的统称。

3、定义不同
芯片在电子学中是一种把电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并通常制造在半导体晶圆表面上,集成电路块的代称,记忆不异常变化的意思是这种记忆类型是不需要不断保持能量。

cpu是电子计算机的主要设备之一,电脑中的核心配件。

4、制作组成不同
芯片的制备主要依赖于微细加工、自动化及化学合成技术,而CPU包括运算逻辑部件、寄存器部件,运算器和控制部件。

5、外观差别

芯片

cpu

在一定方面可以说cpu是芯片的一种。

和贴片的不同

芯片是其中一款电子元器件,内含集成电路的硅片,体积很小,广泛应用于计算机和电子设备。 贴片是指贴片元器件,无引脚元件,透过贴装技术(SMT)将元器件焊接在电路板上,通常由机器自动完成焊接,但也可以由手工焊接。

本文转自:自动化控制技术控,作者: 侯成敬,转载此文目的在于传递更多信息,版权归原作者所有。

围观 125

中美贸易摩擦已经延伸到半导体领域,近日,美国政府对华为的各种封锁和打压让我们更清楚地认识到大力发展本土集成电路产业的重要性和迫切性,我们已经有近2000家本土IC设计公司,但是要打破封锁就需要更多本土精品IC,为此,电子创新网推出“毛衣战下的本土精品IC推介会”系列活动,每次活动我们推介四到五款左右的本土精品IC,这些精品IC在参数指标上都表现优异,完全可以替代国外同类产品,我们欢迎更多本土精品IC报名参加推介活动。

我们诚挚地邀请本土系统公司,设计方案公司以及关注本土IC投资者、产业链伙伴报名参会,第一期活动免费参加!

研讨会具体安排

1、2019年7月3日下午(星期三)

2、地点:康佳研发大厦康佳之星孵化器(科技园科技南路十二路28号康佳研发大厦7层B区(康佳之星))
备注:深圳地铁一号线高新园站D出口出来300米即到,康佳研发大厦康佳之星孵化器(科技园科技南路十二路28号康佳研发大厦7层B区(康佳之星))

3、会议议程(具体内容以主办方最新通知为主)

时间段 内容 拟邀嘉宾
13:00~14:00 签到  
14:00~14:10 开幕致辞——
中美毛衣战未来走势分析
电子创新网CEO张国斌
14:10~14:40 高性能ADC产品推介 芯海科技
14:40~15:10 高性能神经网络加速器推介 Imagination
人工智能资深技术专家 李安
15:10~15:40 茶歇与交流  
15:40~16:10 国产电源管理芯片推介 赛微微电子
高级产品经理 杨剑
16:10~16:40 本土无线连接芯片推介 深圳芯之联
大客户市场销售经理 韩锐
16:40~17:30 圆桌互动——
本土IC如何做大做强?
发言嘉宾
金浦投资黄光锋
紫光同创市场总监吕喆
17:30~17:50 抽奖 运动手环、智能音箱、
移动电源、儿童故事机
18:00 活动结束  

点击下方二维码快速报名!

毛衣战下的第一期本土精品IC推介会报名了!

 

围观 242

在我们阐明半导体芯片之前,我们先应该了解两点。其一半导体是什么,其二芯片是什么。

半导体

半导体( semiconductor),指常温下导电性能介于绝缘体(insulator)与导体(conductor)之间的材料。人们通常把导电性差的材料,如煤、人工晶体、琥珀、陶瓷等称为绝缘体。而把导电性比较好的金属如金、银、铜、铁、锡、铝等称为导体。

与导体和绝缘体相比,半导体材料的发现是最晚的,直到20世纪30年代,当材料的提纯技术改进以后,半导体才得到工业界的重视。常见的半导体材料有硅、锗、砷化镓等,而硅则是各种半导体材料中,在商业应用上最具有影响力的一种。
  
芯片

芯片(chip),又称微芯片(microchip)、集成电路(integrated circuit, IC)。是指内含集成电路的硅片,体积很小。一般而言,芯片(IC)泛指所有的半导体元器件,是在硅板上集合多种电子元器件实现某种特定功能的电路模块。它是电子设备中最重要的部分,承担着运算和存储的功能。广泛应用于军工、民用等几乎所有的电子设备。

讲到这里你大概对于半导体和芯片有个简单了解了,接下来我们来聊聊半导体芯片。

半导体芯片是什么?

一般情况下,半导体、集成电路、芯片这三个东东是可以划等号的,因为讲的其实是同一个事情。


半导体是一种材料,分为表格中四类,由于集成电路的占比非常高,超过80%,行业习惯把半导体行业称为集成电路行业。而芯片就是集成电路的载体,广义上我们就将芯片等同于了集成电路。

所以对于小白来说,只需要记住,当芯片、集成电路、半导体出现的时候,别慌,是同一码事儿。

半导体芯片内部结构

半导体芯片虽然个头很小。但是内部结构非常复杂,尤其是其最核心的微型单元——成千上万个晶体管。我们就来为大家详解一下半导体芯片集成电路的内部结构。一般的,我们用从大到小的结构层级来认识集成电路,这样会更好理解。

1. 系统级

我们还是以手机为例,整个手机是一个复杂的电路系统,它可以玩游戏、可以打电话、可以听音乐... ...

它的内部结构是由多个半导体芯片以及电阻、电感、电容相互连接组成的,称为系统级。(当然,随着技术的发展,将一整个系统做在一个芯片上的技术也已经出现多年——SoC技术)  

2. 模块级

在整个系统中分为很多功能模块各司其职。有的管理电源,有的负责通信,有的负责显示,有的负责发声,有的负责统领全局的计算,等等 —— 我们称为模块级,这里面每一个模块都是一个宏大的领域。


3. 寄存器传输级(RTL)

那么每个模块都是由什么组成的呢?以占整个系统较大比例的数字电路模块(它专门负责进行逻辑运算,处理的电信号都是离散的0和1)为例。它是由寄存器和组合逻辑电路组成的。

寄存器是一个能够暂时存储逻辑值的电路结构,它需要一个时钟信号来控制逻辑值存储的时间长短。

实际应用中,我们需要时钟来衡量时间长短,电路中也需要时钟信号来统筹安排。时钟信号是一个周期稳定的矩形波。现实中秒钟动一下是我们的一个基本时间尺度,电路中矩形波震荡一个周期是它们世界的一个时间尺度。电路元件们根据这个时间尺度相应地做出动作,履行义务。

什么是组合逻辑呢,就是由很多“与(AND)、或(OR)、非(NOT)”逻辑门构成的组合。比如两个串联的灯泡,各带一个开关,只有两个开关都打开,灯才会亮,这叫做与逻辑。
一个复杂的功能模块正是由这许许多多的寄存器和组合逻辑组成的。把这一层级叫做寄存器传输级。

4. 门级

寄存器传输级中的寄存器其实也是由与或非逻辑构成的,把它再细分为与、或、非逻辑,便到达了门级(它们就像一扇扇门一样,阻挡/允许电信号的进出,因而得名)。

5. 晶体管级

无论是数字电路还是模拟电路,到最底层都是晶体管级了。所有的逻辑门(与、或、非、与非、或非、异或、同或等等)都是由一个个晶体管构成的。因此集成电路从宏观到微观,达到最底层,满眼望去其实全是晶体管以及连接它们的导线。
 
双极性晶体管(BJT)在早期的时候用的比较多,俗称三极管。它连上电阻、电源、电容,本身就具有放大信号的作用。

像堆积木一样,可以用它构成各种各样的电路,比如开关、电压/电流源电路、上面提到的逻辑门电路、滤波器、比较器、加法器甚至积分器等等。由BJT构建的电路我们称为TTL(Transistor-TransistorLogic)电路。BJT的电路符号长这个样子:


但是后来金属-氧化物半导体场效应晶体管(MOSFET)的出现,以优良的电学特性、超低的功耗横扫IC领域。除了模拟电路中BJT还有身影外,基本上现在的集成电路都是由MOS管组成的了。

同样的,由它也可以搭起来成千上万种电路。而且它本身也可以经过适当连接用来作电阻、电容等基本电路元件。MOSFET的电路符号如下:


综上所述,在实际工业生产中,芯片的制造,实际上就是成千上万个晶体管的制造过程。只不过现实中制造芯片的层级顺序正好反过来了,是从最底层的晶体管开始一层层向上搭建。

也就是说,按照“晶体管->芯片->电路板”的顺序,我们最终可以得到电子产品的核心部件——电路板。

来源:21ic电子网

围观 1005

一颗芯片是如何定价的?看完终于懂了!

demi的头像

芯片设计行业是典型的高投入,高收益的行业,但是也是一个风险非常大的行业,万一设计的芯片达不到预期,巨额投入就打了水漂。下面说说一颗芯片的成本构成,以及一枚芯片的售价是如何定义出来的。

芯片的成本包括芯片的硬件成本和芯片的设计成本:

芯片硬件成本

芯片硬件成本包括晶圆成本+掩膜成本+封装成本+测试成本四部分,写成一个公式就是芯片硬件成本=(晶圆成本+掩膜成本+封装成本+测试成本)/最终成品率

晶圆是制造芯片的原材料,晶圆成本可以理解为每一片芯片所用的材料(硅片)的成本。在产量足够大,以亿为单位来计算的话,晶圆成本在硬件成本里面占比是最高的。

掩膜成本就是采用不同的制程工艺所花费的成本,像40/28nm的工艺已经非常成熟,40nm低功耗工艺的掩膜成本为200万美元;28nmSOI工艺为400万美元;28nmHKMG成本为600万美元。但是最先进的制程工艺,那就是天价了。14nm制程工艺在2014年刚投入生产的时候,掩膜成本是3亿美元;而下一代的10nm制程工艺,根据Intel官方估算,掩膜成本至少需要10亿美元。

2018年非常具有代表性的十大“芯”品盘点

demi的头像

芯片作为微处理器或多核处理器的核心,它可以控制计算机、手机等产品,是它们的“大脑”。近年来,随着各个国家对芯片产业的重视,纷纷加大对芯片的研究力度,芯片热成为2018年整个产业的一大亮点。

设计开发一个芯片需要很多的技术,随着人们对小尺寸和高集成度的要求,芯片越来越小,功能却越来越多。对于芯片制造工艺和设计,市场有很多新的要求。2018年是“芯”品频出的一年,笔者盘点了这一年非常具有代表性的十大新品,它们来自于全球各大知名企业。(排名不分先后)

1、上海贝岭EEPROM存储芯片

2018年7月,在由众多业内媒体策划的第一届“我用中国芯”最佳半导体芯片评选中,上海贝岭股份有限公司的2Mbit的EEPROM BL24CM02芯片荣获存储类的最受欢迎芯片奖和最佳芯片奖。据悉,上海贝岭的EEPROM产品,封装形式从SOP、DIP、TSSOP、UDFN、TSOT23到WLCSP都有,产品特点是零静态功耗、品质可靠等,在网通设备、仪表、CCM等领域都可应用。

2、百度AI芯片“昆仑”

在线烧录因集烧录测试一体的优势受到众多用户喜爱,但却往往因连接工装,夹具导致接线过长,进而增加不稳定性和烧录不良率,这究竟要如何改善呢?

1. 增加屏蔽层,防止电磁干扰、静电干扰

编程器作为一款与芯片密切通讯的工具,对电磁干扰较为敏感。烧录环境一般为工厂车间,大功率的设备,使得电磁干扰较为严重,为了降低电磁干扰,我们可以在烧录线上增加屏蔽网,或者选择屏蔽功能的线,如屏蔽电缆,网线等,另外操作时最好穿戴静电手套,以防止静电干扰。

2. 选择导电能力强的线

信号传输的完整性与线的材质、长度、粗细有关,可以选择更粗的,导电能力更强的线,好的材质可以减少内阻,降低信号损耗,如纯铜线、镀金线、镀银线等。

芯片烧录不稳定?可能你忽略了这些
图:金属电阻率

3. 降低通讯频率

通讯频率是信息传输的重要参数,频率越高传输速度越快,但信号的衰减会随着频率的增加而增加,并且随着传输距离的增加而迅速衰弱,因此接线较长时,可以适当的降低通讯频率,以增加通讯的稳定性。

4. 在关键信号线上接上拉或下拉电阻

有些芯片的编程接口,本身驱动能力较弱,需要在接口上加适当的上拉或下拉电阻,以增强驱动能力,如IIC、SWIM接口需要在数据线上接强上拉电阻,汽车钥匙芯片PCF79xx、NCF29xx等需要在时钟线上接下拉电阻等等。

5. 选择驱动能力强的编程器

编程器管脚的驱动能力,将直接影响接线的长度,市面上的一些支持在线的编程器,直接引出内部控制芯片的IO口或FPGA的管脚作为编程信号的输入与输出,其驱动能力较弱,当用户的接线比较长(一般大于30cm)时,就会出现信号失真,导致编程不稳定。

转自: ZLG致远电子

围观 299

元器件选型基本原则:

1)普遍性原则:所选的元器件要是被广泛使用验证过的,尽量少使用冷门、偏门芯片,减少开发风险。

2)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,降低成本。

3)采购方便原则:尽量选择容易买到、供货周期短的元器件。

4)持续发展原则:尽量选择在可预见的时间内不会停产的元器件。

5)可替代原则:尽量选择pin to pin兼容芯片品牌比较多的元器件。

6)向上兼容原则:尽量选择以前老产品用过的元器件。

7)资源节约原则:尽量用上元器件的全部功能和管脚。

芯片的选型过程是对各个维度考量的折衷。

芯片选型如何做?“老司机”的深刻总结!

全流程关注芯片属性

1、我们在选型的时候,需要考虑试产的情况、同时需要考虑批量生产时的情况。

小批量采购的价格、供货周期、样片申请;同时需要关注,大批量之后的价格和供货周期。有可能批量变大之后,供货的价格没有优势、或者批量大了之后,产能不足。

另外,根据自己的实际采购情况,找对应的量级的供应商。例如,原厂往往不直接供货,需要通过代理商。有些代理商的供货量级都是有要求的。

之前,有一个选型,选择了ST的STM32F427IGT6,原厂很给力帮忙申请样片。但是在采购的过程中碰到困难,虽然我们希望整盘采购,但是由于其代理商出货量都有一定的要求,导致价格跟一开始通过原厂了解到的价格不一致。要高出很多。

同时由于整个行业使用该芯片的场景不是很多,所以导致淘宝价格非常贵,根本没法接受。同时,有做芯片销售的朋友说是由于无人机厂家大量使用,导致有人在炒这颗芯片的价格,所以导致很难买到。

2、关注器件本身的生命周期与产品生命周期的匹配。

对于通信设备一般要求我们选用的器件要有5年以上的生命周期,并且有后续完整的产品发展路标。

我们的当时的一个新硬件平台,产品规划的时候是用于替代发货量在百万级单板数量的成熟平台。由于切换周期比较长。新产品在完成开发1~2年之后,才逐步上量。其中一个DSP电路板,外设存储是SDRAM。正在产品准备铺量的时候,镁光等几大内存芯片厂家,宣布停产。导致产品刚上量,就大量囤积库存芯片,并且寻找台湾的小厂进行器件替代。

所以在器件选型的时候,充分体现了“人无远虑必有近忧”。

3、除了考虑功能和实验室环境,还需要考虑整个生命周期的场景。

芯片选型如何做?“老司机”的深刻总结!

来源:硬件十万个为什么

围观 1602

一.封装是什么?

封装,就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接,封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还通过芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件相连接,从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下 降。另一方面,封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造,因此它是至关重要的。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近1越好。

二.封装时主要考虑的因素

1、 芯片面积与封装面积之比为提高封装效率,尽量接近1:1;
2、 引脚要尽量短以减少延迟,引脚间的距离尽量远,以保证互不干扰,提高性能;
3、 基于散热的要求,封装越薄越好。

三. 封装大致经过了如下发展进程

结构方面:TO->DIP->PLCC->QFP->PGA->BGA ->CSP->MCM;
材料方面:金属、陶瓷->陶瓷、塑料->塑料;
引脚形状:长引线直插->短引线或无引线贴装->球状凸点;
装配方式:通孔插装->表面组装->直接安装

四.封装的分类:

封装有不同的分类方法。按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型(SMD,见注释)和高级封装。

从不同的角度出发,其分类方法大致有以下几种:1,按芯片的装载方式;2,按芯片的基板类 型;3,按芯片的封接或封装方式;4,按芯片的封装材料等;5,按芯片的外型结构.前三类属一级封装的范畴,涉及裸芯片及其电极和引线的封装或封接,笔者 只作简单阐述,后二类属二级封装的范畴,对PCB设计大有用处,笔者将作详细分析.

1.按芯片的装载方式分类

裸芯片在装载时,它的有电极的一面可以朝上也可以朝下,因此,芯片就有正装片和倒装片之分,布线面朝上为正装片,反之为倒装片.

另外,裸芯片在装载时,它们的电气连接方式亦有所不同,有的采用有引线键合方式,有的则采用无引线键合方式

2.按芯片的基板类型分类

基板的作用是搭载和固定裸芯片,同时兼有绝缘,导热,隔离及保护作用.它是芯片内外电路连接的桥梁.从材料上看,基板有有机和无机之分,从结构上看,基板有单层的,双层的,多层的和复合的.

3.按芯片的封接或封装方式分类

裸芯片裸芯片及其电极和引线的封装或封接方式可以分为两类,即气密性封装和树脂封装,而气密性封装中,根据封装材料的不同又可分为:金属封装,陶瓷封装和玻璃封装三种类型.

4.按芯片的封装材料分类

按芯片的封装材料分有金属封装,陶瓷封装,金属-陶瓷封装,塑料封装.

金属封装:金属材料可以冲,压,因此有封装精度高,尺寸严格,便于大量生产,价格低廉等优点.

陶瓷封装:陶瓷材料的电气性能优良,适用于高密度封装.

金属-陶瓷封装:兼有金属封装和陶瓷封装的优点.

塑料封装:塑料的可塑性强,成本低廉,工艺简单,适合大批量生产.

5.按芯片的外型,结构分类大致有:DIP,SIP,ZIP,S-DIP,SK-DIP,PGA,SOP,MSP,QFP,SVP,LCCC,PLCC,SOJ,BGA,CSP,TCP等,其中前6种属引脚插入型,随后的9种为表面贴装型,最后一种是TAB型(见注释).

DIP:双列直插式封装.顾名思义,该类型的引脚在芯片两侧排列,是插入式封装中最常见的一种,引脚节距为2.54 mm,电气性能优良,又有利于散热,可制成大功率器件.

SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征与DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也与DIP基本相同.

S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778 mm,芯片集成度高于DIP.

SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征与DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚 插脚,如同针栅.插脚节距为2.54 mm或1.27mm,插脚数可多达数百脚.用于高速的且大规模和超大规模集成电路.

SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为1.27mm.

MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm.

QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上.

SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部与PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm .

LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高速,高频集成电路封装.

PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装.

SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为1.27mm.

BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚.焊球的节距通常为1.5mm,1.0mm,0.8mm,与PGA相比,不会出现针脚变形问题.

CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等.

TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并与布线相连接的封装.与其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上.

五、按封装历史介绍封装形式

(TO->DIP->PLCC->QFP->PGA->BGA->CSP->MCM)

1、DIP双列直插式封装

DIP(DualIn-line Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用 DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装 的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。

DIP封装具有以下特点:
适合在PCB(印刷电路板)上穿孔焊接,操作方便。
芯片面积与封装面积之间的比值较大,故体积也较大。

Intel系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。

2、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的 芯片必须采用SMD(表面贴装设备技术)将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯 片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。

PFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。

QFP/PFP封装具有以下特点:

1)适用于SMD表面安装技术在PCB电路板上安装布线。
2)适合高频使用。
3)操作方便,可靠性高。
4)芯片面积与封装面积之间的比值较小。
Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

3、PGA插针网格阵列封装

芯片封装知识
PGA封装

PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安 装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的 CPU在安装和拆卸上的要求。

ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成 的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取 出。

PGA封装具有以下特点:

1)插拔操作更方便,可靠性高。

2)可适应更高的频率。

Intel系列CPU中,80486和Pentium、Pentium Pro均采用这种封装形式。

4、BGA球栅阵列封装

芯片封装知识
BGA封装

随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当IC的频率超过100MHz时,传统封装方式可能会产生 所谓的“CrossTalk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。因此,除使用QFP封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类:

1)PBGA(Plasric BGA)基板:一般为2-4层有机材料构成的多层板。Intel系列CPU中,Pentium II、III、IV处理器均采用这种封装形式。

2)CBGA(CeramicBGA)基板:即陶瓷基板,芯片与基板间的电气连接通常采用倒装芯片(FlipChip,简称FC)的安装方式。Intel系列CPU中,Pentium I、II、Pentium Pro处理器均采用过这种封装形式。

3)FCBGA(FilpChipBGA)基板:硬质多层基板。

4)TBGA(TapeBGA)基板:基板为带状软质的1-2层PCB电路板。

5)CDPBGA(Carity Down PBGA)基板:指封装中央有方型低陷的芯片区(又称空腔区)。

BGA封装具有以下特点:

1)I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率。

2)虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能。

3)信号传输延迟小,适应频率大大提高。

4)组装可用共面焊接,可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城(Citizen)公司开始着手研制塑封球栅面阵列封装的芯片(即BGA)。 而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以 应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组(如i850)中开始使用BGA,这对BGA应用 领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000 年有70%以上幅度的增长。

5、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶 粒(Die)大不超过1.4倍。

CSP封装又可分为四类:

1)Lead Frame Type(传统导线架形式),代表厂商有富士通、日立、Rohm、高士达(Goldstar)等等。

2)Rigid Interposer Type(硬质内插板型),代表厂商有摩托罗拉、索尼、东芝、松下等等。

3)Flexible Interposer Type(软质内插板型),其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。

4)Wafer Level Package(晶圆尺寸封装):有别于传统的单一芯片封装方式,WLCSP是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点:

1)满足了芯片I/O引脚不断增加的需要。

2)芯片面积与封装面积之间的比值很小。

3)极大地缩短延迟时间。

CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电(IA)、数字电视(DTV)、电子书(E-Book)、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽(Bluetooth)等新兴产品中。

6、MCM多芯片模块

芯片封装知识

为解决单一芯片集成度低和功能不够完善的问题,把多个高集成度、高性能、高可靠性的芯片,在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统,从而出现MCM(Multi Chip Model)多芯片模块系统。

MCM具有以下特点:

1)封装延迟时间缩小,易于实现模块高速化。
2)缩小整机/模块的封装尺寸和重量。
3)系统可靠性大大提高。

注释:SMD:它是Surface Mounted Devices的缩写,意为:表面贴装器件,它是SMT(Surface Mount Technology 中文:表面贴装技术)元器件中的一种。 TAB:正载带自动焊(Tape Automated Boning)技术是一种基于将芯片组装在金属化柔性高分子载带上的集成电路封装技术。它的工艺主要是先在芯片上形成凸点,将芯片上的凸点同载带上的焊点 通过引线压焊机自动的键合在一起,然后对芯片进行密封保护。载带既作为芯片的支撑体,又作为芯片同周围电路的连接引线。

转自: 灵动微电MMCU

围观 742

随着信息技术的发展,信息的载体-芯片的使用也越来越多了,随之而来的芯片安全性的要求也越来越高了,各个芯片厂商对芯片保密性要求越来越高,芯片的加密,保证了芯片中的信息的安全性。经常有客户打电话过来问,这个芯片加密了还能不能用啊。本文通过对芯片的加密的介绍来看看不同的Flash,MCU以及DSP加密的效果。

一、Flash类型芯片的加密

Flash类芯片(包括SPI FLASH ,并行FLASH,NAND FLASH等)加密后一般情况下都是禁止“写”以及“擦除”操作,通过状态寄存器写入加密信息,如果该芯片已经加密,则进行编程操作时,编程虽然能成功,但是客户的代码实际上是没有写入到芯片的。

以SPI Flash中的MXIC厂商的芯片为列,下图为其在SmartPRO系列编程器加密设置界面。

【揭秘】芯片加密后究竟能不能再次使用?

按上图的设置可视界面,把对应配置信息写入后,Flash对应的区域即进入保护状态,不能编程,擦除,只能通过清空加密寄存器中的信息,才能从新对芯片进行擦除、编程操作。

二、MCU类型的芯片加密。

经常会有人就MCU加密保护后,能否二次使用的问题进行咨询。对于加密后的芯片能不能二次使用这个问题,得具体看是哪个类型的芯片,类似于TI 的MSP430系列芯片加密后即不可进行二次使用,这个加密为OTP(One Time Programmable)型,只能进行一次烧录。其原理是通过高压烧断熔丝,使外部设备再也无法访问芯片,这个是物理性,不可恢复,如要加密,请慎用!下图为SmartPRO系列编程器的操作按钮。

【揭秘】芯片加密后究竟能不能再次使用?

但对于大部分MCU芯片来说,加密后芯片还是可以进行二次使用的。类似于ST厂商的MCU有3级可选的加密,即Level 1,Level2,Level3。

1、Level1 就是不做读保护级别,即可以读出芯片中的数据,但不能对芯片进行编程、擦除操作。

2、Level2保护,这种状态下,不能读取芯片内的程序代码内容,也不能对芯片再次做存储空间的擦写或芯片调试了。

3、Level3级别的保护就是不可逆的保护,保护后即不能进行其他操作。而Level1,Level2加密后可以通过解密的方式对芯片进行第二次操作。

【揭秘】芯片加密后究竟能不能再次使用?

类似ST MCU的这3种级别的加密方式还是比较人性化的,客户可根据自己的需求来管理不同的加密级别。下图为SmartPRO系列编程器加密设置操作界面。

三、DSP类型的芯片加密

DSP的芯片加密形式是通过在特定的区域写客户的密码进行加密的。这种加密是可逆的,可以通过输入正确的密码,重新对芯片进行任何操作。但如果密码为全“0”,这种方式是不可逆的,属于芯片的一次性设置,须谨慎。其SmartPRO系列编程器加密设置窗口如下。

【揭秘】芯片加密后究竟能不能再次使用?

总结

通过上述简单的介绍,你了解了各类芯片的加密设置了吗?快动手试试这些加密方法吧。

转自: ZLG致远电子

围观 378

页面

订阅 RSS - 芯片