改良电路板焊接造成假焊虚焊方法
demi 在 提交
demi 在 提交
一、波峰焊
波峰焊是指将熔化的软钎焊料(铅锡合金),经电动泵或电磁泵喷流成设计要求的焊料波峰,亦可通过向焊料池注入氮气来形成,使预先装有元器件的印制板通过焊料波峰,实现元器件焊端或引脚与印制板焊盘之间机械与电气连接的软钎焊。
波峰焊随着人们对环境保护意识的增强有了新的焊接工艺。以前的是采用锡铅合金,但是铅是重金属对人体有很大的伤害。于是促生了无铅工艺,采用*锡银铜合金*和特殊的助焊剂,且焊接温度的要求更高的预热温度。
二、回流焊
回流焊技术在电子制造领域并不陌生,我们电脑内使用的各种板卡上的元件都是通过这种工艺焊接到线路板上的,这种设备的内部有一个加热电路,将空气或氮气加热到足够高的温度后吹向已经贴好元件的线路板,让元件两侧的焊料融化后与主板粘结。这种工艺的优势是温度易于控制,焊接过程中还能避免氧化,制造成本也更容易控制。
由于电子产品PCB板不断小型化的需要,出现了片状元件,传统的焊接方法已不能适应需要。起先,只在混合集成电路板组装中采用了回流焊工艺,组装焊接的元件多数为片状电容、片状电感,贴装型晶体管及二极管等。随着SMT整个技术发展日趋完善,多种贴片元件(SMC)和贴装器件(SMD)的出现,作为贴装技术一部分的回流焊工艺技术及设备也得到相应的发展,其应用日趋广泛,几乎在所有电子产品领域都已得到应用。
三、波峰焊和回流焊的顺序
波峰焊和回流焊工艺顺序,其实从线路板组装原理顺序就知道,组装原理是先组装小元件再组装大元件。贴片元件比插件元件小的多,线路板组装是按照从小到大组装顺序,所以肯定是先回流焊再波峰焊。下面来给大先分享下回流焊和波峰焊的工艺流程。
(1)回流焊工艺流程
回流焊加工的为表面贴装的板,其流程比较复杂,可分为两种:单面贴装、双面贴装。
A.单面贴装:预涂锡膏→贴片(分为手工贴装和机器自动贴装)→回流焊→检查及电测试。
B.双面贴装:A面预涂锡膏→贴片(分为手工贴装和机器自动贴装)→回流焊→B面预涂锡膏→贴片(分为手工贴装和机器自动贴装)→回流焊→检查及电测试。
(2)波峰焊工艺流程
将元件插入相应的元件孔中→预涂助焊剂→预烘(温度90-1000C,长度1-1.2m)→波峰焊(220-2400C)→切除多余插件脚→检查。
回流焊接的贴片元器件都是比较小的引脚贴装在线路板上的元器件,波峰焊接的都是比较大的有引脚的插件元件,插件元件是插装在线路板上占用的空间相对比较大。如果先波峰焊工艺,那么贴片元件的回流焊接工艺就法完成。按照线路板元件组装顺序,是先回流焊再波峰焊。
来源:今日头条
对学电子的人来说,在电路板上设置测试点(test point)是在自然不过的事了,可是对学机械的人来说,测试点是什么?
基本上设置测试点的目的是为了测试电路板上的零组件有没有符合规格以及焊性,比如说想检查一颗电路板上的电阻有没有问题,最简单的方法就是拿万用电表量测其两头就可以知道了。
可是在大批量生产的工厂里没有办法让你用电表慢慢去量测每一片板子上的每一颗电阻、电容、电感、甚至是IC的电路是否正确,所以就有了所谓的ICT(In-Circuit-Test)自动化测试机台的出现,它使用多根探针(一般称之为「针床(Bed-Of-Nails)」治具)同时接触板子上所有需要被量测的零件线路,然后经由程控以序列为主, 并列为辅的方式循序量测这些电子零件的特性,通常这样测试一般板子的所有零件只需要1~2分钟左右的时间可以完成,视电路板上的零件多寡而定,零件越多时间越长。
但是如果让这些探针直接接触到板子上面的电子零件或是其焊脚,很有可能会压毁一些电子零件,反而适得其反,所以聪明的工程师就发明了「测试点」,在零件的两端额外引出一对圆形的小点,上面没有防焊(mask),可以让测试用的探针接触到这些小点,而不用直接接触到那些被量测的电子零件。
早期在电路板上面还都是传统插件(DIP)的年代,的确会拿零件的焊脚来当作测试点来用,因为传统零件的焊脚够强壮,不怕针扎,可是经常会有探针接触不良的误判情形发生,因为一般的电子零件经过波峰焊(wave soldering)或是SMT吃锡之后,在其焊锡的表面通常都会形成一层锡膏助焊剂的残留薄膜,这层薄膜的阻抗非常高, 常常会造成探针的接触不良,所以当时经常可见产线的测试作业员,经常拿着空气喷枪拼命的吹,或是拿酒精擦拭这些需要测试的地方。
其实经过波峰焊的测试点也会有探针接触不良的问题。后来SMT盛行之后,测试误判的情形就得到了很大的改善,测试点的应用也被大大地赋予重任,因为SMT的零件通常很脆弱,无法承受测试探针的直接接触压力,使用测试点就可以不用让探针直接接触到零件及其焊脚,不但保护零件不受伤害,也间接大大地提升测试的可靠度,因为误判的情形变少了。
不过随着科技的演进,电路板的尺寸也越来越小,小小地电路板上面光要挤下这么多的电子零件都已经有些吃力了,所以测试点占用电路板空间的问题,经常在设计端与制造端之间拔河,不过这个议题等以后有机会再来谈。测试点的外观通常是圆形,因为探针也是圆形,比较好生产,也比较容易让相邻探针靠得近一点,这样才可以增加针床的植针密度。
1. 使用针床来做电路测试会有一些机构上的先天上限制,比如说:探针的最小直径有一定极限,太小直径的针容易折断毁损。
2. 针间距离也有一定限制,因为每一根针都要从一个孔出来,而且每根针的后端都还要再焊接一条扁平电缆,如果相邻的孔太小,除了针与针之间会有接触短路的问题,扁平电缆的干涉也是一大问题。
3. 某些高零件的旁边无法植针。如果探针距离高零件太近就会有碰撞高零件造成损伤的风险,另外因为零件较高,通常还要在测试治具针床座上开孔避开,也间接造成无法植针。电路板上越来越难容纳的下所有零件的测试点。
4. 由于板子越来越小,测试点多寡的存废屡屡被拿出来讨论,现在已经有了一些减少测试点的方法出现,如 Net test、Test Jet、Boundary Scan、JTAG.。等;也有其它的测试方法想要取代原本的针床测试,如AOI、X-Ray,但目前每个测试似乎都还无法100%取代ICT。
关于ICT的植针能力应该要询问配合的治具厂商,也就是测试点的最小直径及相邻测试点的最小距离,通常多会有一个希望的最小值与能力可以达成的最小值,但有规模的厂商会要求最小测试点与最小测试点间距离不可以超过多少点,否则治具还容易毁损。
来源:电子电路
demi 在 提交
demi 在 提交
demi 在 提交
demi 在 提交