电子工程师

要想了解电子工程专业用得比较多的软件有哪些,首先我们得了解一下电子工程专业相关的一些技术与行业应用分类。电子工程又称“弱电技术”或“信息技术”,其大致分类及起源学科如图1。

电子工程的应用形式涵盖了电动设备以及运用了控制技术、测量技术、调整技术、计算机技术,直至信息技术的各种电动开关。电子工程的主要研究领域为电路与系统、通信、电磁场与微波技术以及数字信号处理等。

电子工程相关的职业一般分为硬件工程师和软件工程师。而电子工程师是一个对从事集成电路、电子电气设备等相关产品生产、研发工作的技术人员的统称。

硬件与软件是不可分离的,硬件需要软件来执行其程序实现具体功能。软件需要硬件做载体,它们之间是一个相辅相承的关系。

软件工程师:

精通电路知识模拟电路,数字电路,会分析电路图,设计电路图,制作PCB,了解各类电子元器件的原理,用途,型号,精通单片机开发技术,会使用编程语言(汇编语言、C语言),能很熟练的用电脑作为辅助设计工具进行工作,能得心应手的使用常用的设计软件。会分析电路故障,对产品进行调试、检测。

硬件工程师:

主要要了解电路方面的知识,知道常用电子元器件的作用,原理,会使用电子测量工具,会使用电子生产工具,还要会装配,测试,生产工艺,维修,等等,是技术与手动操作的结合。

今天我们就来给大家介绍一下目前被电子工程师用得最多,也是功能比较强大的17款软件工具

Altium Designer (简称AD)

Altium designer是一款一体化的电子产品开发系统软件。这套软件通过把原理图设计、电路仿真、PCB绘制编辑、拓扑逻辑自动布线、信号完整性分析和设计输出等技术的完美融合,为设计者提供了全新的设计解决方案,使设计者可以轻松进行设计,熟练使用这一软件使电路设计的质量和效率大大提高。

目前,这个软件的市场定位主要是一些简单的板子,相对是较简单的偏低端的产品设计。一般都是画2层 4层为主。这个软件,在内地城市使用的占有率很高。很多读电子或者机电相关专业的学生在学校里面就有教这个,或者有要求去学这个,主要用于画简单的板子。

PADS

PADS的前身是 POWER PCB ,这个软件界面菜单很少,易上手。特别是消费类电子产品市场占有率非常高,早期都可以说在消费类产品里面差不多是垄断的地位,比如从早期的 VCD,DVD,MP3 ,MP4,U盘,液晶电视,到现在的平板电脑,行车记录仪,车载电子产品,导航仪,数字机顶盒,安卓智能电视盒、手机等都是绝对的市场占有率。在整个消费类电子产品里面,PADS几乎占了绝对的优势。目前在沿海发达城市里面,PADS还是占主流市场,特别是深圳大部分公司还是用PADS ,其次是allegro 。

Cadence allegro

Cadence Allegro是Cadence推出的先进PCB设计布线工具。Allegro提供了良好且交互的工作接口和强大完善的功能,和它前端产品Capture的结合,为当前高速、高密度、多层的复杂PCB设计布线提供了最完美解决方案。

Cadence allegro不容易上手,一般只有大公司用,特别是做电脑主板的公司用,因为这个软件功能强大,画大型板子有优势。如电脑主板,大型工控板,服务器主板,等大型板子,它的效率和优势非常明显。所以它的市场目前主要还是在电脑主板,大型工控板,服务器主板,等这些大型板子上,以及现在一些平板电脑,手机板也会有少量公司用。

Solidworks

可能有人说这就是一个普通的3D软件,怎么会用在电子工程领域呢?那我来解释一下,之前我在深圳是做治具的,也称夹具。这是一个偏硬件的行业。

简要介绍一下其整个制造流程,分析工程师把客户的文件资料(通常是PCB资料)用Tebo软件分析出来,然后给结构工程师设计治具结构,然后将需要加工的零部件用JD加工出来,然后进行装配。治具是用于PCB(印刷电路板)测试的工具。这是PCB制造的一个下游行业。但却在保证PCB出厂质量这方面起着不可或缺的而作用。

Matlab

Matlab也是值得接触的软件。Matlab在分析数据、开发算法以及创建模型方面都非常好用。

LabVIEW

LabVIEW是专为测试、测量和控制应用而设计的系统工程软件,可快速访问硬件和数据信息。

Keil

Keil提供了包括C编译器、宏汇编、链接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案,通过一个集成开发环境(μVision)将这些部分组合在一起。

Visual c++

Visual c++是一款集成开发环境(IDE)。它具有开发和调试 C ++代码的工具。

Multisim

Multisim是美国国家仪器(NI)有限公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。

工程师们可以使用Multisim交互式地搭建电路原理图,并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容,这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计,这也使其更适合电子学教育。通过Multisim和虚拟仪器技术,PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

TestStand

TestStand也是美国国家仪器公司(NI)自主开发研究的一款软件平台。NI TestStand是一款可立即执行的测试管理软件,它可以帮助用户更快地开发自动测试和验证系统。NI TestStand可用于开发、执行和部署测试系统软件。此外,用户还可使用任何编程语言编写的测试代码模块开发测试序列。测试序列可以指定执行流、生成测试报告、进行数据库记录以及连接其他公司系统。最后,用户可借助易用的操作界面,在生产中部署测试系统。

Switch Executive

Switch Executive是一款开关管理与路由应用软件,能够快速加速开发过程,简化对复杂开关系统的维护。Switch Executive提供交互式配置和自动路由功能,使开关路由系统的设计更加容易。

亿图电路图绘制

亿图电路图绘制软件是一款适合新手的入门级电路图设计软件,软件界面简单,包含丰富的图表符号,中文界面,以及各类图表模板。版本定期更新,不用担心无法绘制新型元件。适合专业的电子工程师用于电路图的设计。

Proteus

Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。设计套件结合了易用和强大的功能集,可实现专业PCB的快速设计,测试和布局。虽然目前国内推广刚起步,但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。

ElectronicWorkbench

ElectronicWorkbench是一款电子电路仿真软件,可以进行各种电路工作演示,模拟各种电子电路,缩放显示的波形。ElectronicWorkbench是一款经典小巧,好用的模拟数字电路仿真软件。

LTspice 电路仿真软件

LTspiceIV 是一款高性能Spice III 仿真器、电路图捕获和波形观测器,并为简化开关稳压器的仿真提供了改进和模型。在电路图仿真过程中,其自带的模型往往不能满足需求,而大的芯片供应商都会提供免费的SPICE模型或者PSpice模型供下载,LTspice可以把这些模型导入LTSPICE中进行仿真。LTspice电路图仿真软件在欧洲,美国和澳大利亚,中国广为流传。

OrCAD

OrCAD是一款专业PCB设计,电路板布局和布线的工具。可以帮助更快地生产可制造的电路板设计。Cadence OrCAD产品以其直观的操作界面以及强大的功能而深受广大电子工程师们的喜爱。是世界上使用最广泛的EDA软件。

Tebo

这是一款同时具有CAD和GERBER输入接口的ICT、ATE治具辅助制作软件。能够处理各种GERBER以及埋盲孔、正负片数据。同时具有多种CAD接口,处理数据省时省力,是制作高精密、复杂ICT、ATE测试治具的最佳选择之一。

总的来说,电子工程的水还是比较深的,要想在电子工程有所建树还是需要扎实的功底。希望笔者的整理对大家的学习之路会有帮助!

来源:电子工程专辑

围观 17

电子工程师指从事各类电子设备和信息系统研究、教学、产品设计、科技开发、生产和管理等工作的高级工程技术人才。一般分为硬件工程师和软件工程师。

硬件工程师:主要负责电路分析、设计;并以电脑软件为工具进行PCB设计,待工厂PCB制作完毕并且焊接好电子元件之后进行测试、调试;

软件工程师:主要负责单片机、DSP、ARM、FPGA等嵌入式程序的编写及调试。FPGA程序有时属硬件工程师工作范畴。

是人就会犯错,何况是工程师呢?虽然斗转星移,工程师们却经常犯同样的错误!下面,就请各位对号入座,看看自己有没有中招。

这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧
点评:市场上不存在5K的阻值,最接近的是 4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别(含10的整数倍);类似地,20%精度的电容也只有以上几种值,如果选了其它的值就必须使用更高的精度,成本就翻了几 倍,却不能带来任何好处。

这部分电路只要要求软件这样设计就不会有问题
点评:硬件上很多电气特性直接受软件控制,但软件是经常发生意外的,程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。

这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了
点评:74XX的门电路只几毛钱,而CPLD至少也得几十块。成本提高了N倍不说,还给生产、文档等工作增添数倍的工作。

这板子的PCB设计要求不高,就用细一点的线,自动布吧
点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。

我们这系统是220V供电,就不用在乎功耗问题了
点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)

这些总线信号都用电阻拉一下,感觉放心些
点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安 级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的观念来对待这几瓦的功耗)。

CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说
点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)

这款FPGA还剩这么多门用不完,可尽情发挥吧
点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

这些小芯片的功耗都很低,不用考虑
点 评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。
点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

这些信号怎么都有过冲啊?只要匹配得好,就可消除了
点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的输 出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号 在输出高电平和输出低电平时的输出阻抗并不相同,也办法做到完全匹配。所以,TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

降低功耗都是硬件人员的事,与软件没关系
点 评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存 器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的献。

这主频100M的CPU只能处理70%,换200M主频的就没事了
点评:系统的处理能力牵涉到多种多样的因素,在通信业务中其瓶颈一般都在存储器上,CPU再快,外部访问快不起来也是徒劳。

CPU用大一点的CACHE,就应该快了
点 评:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次 重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。同时也要求程序设计 要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就惨了。

一个CPU处理不过来,就用两个分布处理,处理能力可提高一倍
点评:对于搬砖头来说,两个人应该比一个人的效率高一倍;对于作画来说,多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定,尽量减少两个CPU间协调的代价,使1+1尽可能接近2,千万别小于1。

这个CPU带有DMA模块,用它来搬数据肯定快
点评:真正的DMA是由硬件抢占总线后同时启动两端设备,在一个周期内这边读,那边些。但很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要做 不少准备工作(设起始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令, 没有循环跳转等额外工作),但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大数据块才适用。

为保证干净的电源,去偶电容是多多益善
点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有不利因素:浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。

信号匹配真麻烦,如何才能匹配好呢?
点 评:信号产生反射的原因是线路阻抗的不均匀造成的,匹配的目的就是为了 使驱动端、负载端及传输线的阻抗变得接近,但能否匹配得好,与信号线在PCB上的拓扑结构也有很大关系,传输线上的一条分支、一个过孔、一个拐角、一个接 插件、不同位置与地线距离的改变等都将使阻抗产生变化,而且这些因素将使反射波形变得异常复杂,很难匹配,因此高速信号仅使用点到点的方式,尽可能地减少 过孔、拐角等问题。

用户操作错误发生问题就不能怪我了
点评:要求用户严格按手册操作是没错的,但用户是人,就有犯错的时候,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护。

这板子坏的原因是对端的板子出问题了,也不是我的责任
点评:对于各种对外的硬件接口应有足够的兼容性,不能因为对方信号不正常,你就歇着了。它不正常只应影响到与其有关的那部分功能,而其它功能应能正常工作,不应彻底罢工,甚至永久损坏,而且一旦接口恢复,你也应立即恢复正常。

我们的系统要求这么高,包括MEM、CPU、FPGA等所有的芯片都要选最快的。
点评:在一个高速系统中并不是每一部分都工作在高速状态,而器件速度每提高一个等级,价格差不多要翻倍,另外还给信号完整性问题带来极大的负面影响。

最后讲一下电容小知识,也是工程师容易犯错误的。

为什么两个电容并联:
① 同种类型的电容并联作用主要是扩容;
② 不同种类型的电容并联一般是一个感性强、一个感性弱。

小容量电容高频信号易通过,大容量电容低频信号易通过。大电容在低频时能提供好的通路,而在高频时由于其寄生电感的存在阻抗将变大而无法提供滤波通路,所以大电容不能滤高频,而小电容在低频时阻抗太大而无法提供滤波通路,所以不能共同一电容滤高频和低频。

电容并联的好处:在于增大容值,减小容抗。并联数量越多,效果越明显,不过成本就越高。 电解是用来滤低频,陶瓷是用来滤高频的。此外,电解有漏电电流,所以后面在接陶瓷来消除漏电流的。

在开关电源中,两个电容并联的作用为电容大的那个是用来滤波的,小的那个电容是用来消除大的电容在高频时产生的感性特性的!

电容的作用(四类常见)

1、滤波作用:在电源电路中,整流电路将交流变成脉动的直流,而在整流电路之后接入一个较大容量的电解电容,利用其充放电特性,使整流后的脉动直流电压变成相对比较稳定的直流电压。

2、耦合作用:在低频信号的传递与放大过程中,为防止前后两级电路的静态工作点相互影响,常采用电容藕合.为了防止信号中韵低频分量损失过大,一般总采用容量较大的电解电容。

3、退耦电容:并接于放大电路的电源正负极之间,防止由电源内阻形成的正反 馈而引起的寄生振荡。

4、旁路电容:在交直流信号的电路中,将电容并接在电阻两端或由电路的某点跨接到公共电位上,为交流信号或脉冲信号设置一条通路,避免交流信号成分因通过电阻产生压降衰减。

围观 62

不要以为“永远在改bug”的程序猿是最爱“犯错误”的理工男,电子攻城狮也不例外!关键是很多时候,工程师并不觉得自己在犯错误,反而以为自己找到了更好的解决方式而窃喜呢。

面对林林总总的元器件和复杂的电路图,工程师们不时出现的小错误是难免的,而且说不定就从哪次错误中发现了“新大陆”,那你就成为科技革命的先驱了!

但是对于资历尚浅的新手工程师来说,这些过来人的经验可能会对你大有裨益,这些前人趟过的雷你就不要再去踩了,快来看看这29个错误你有没有犯过?

误区一、成本节约

常见错误1:面板上的指示灯选什么颜色呢?我个人比较喜欢蓝色,就选它吧。

正解:对于市面上的指示灯,红绿黄橙等颜色的,不管大小(5MM以下)、封装如何,都已成熟了几十年,所以价格便宜一般都在5毛钱以下。而蓝色指示灯却是近三四年才发明出来的,技术成熟度和供货稳定度都较差,所以价格要贵出四五倍。如果你设计的面板堆指示灯颜色没有特殊要求,就不要选蓝色了。目前蓝色指示灯一般只用在不能用其它颜色替代的场合,如显示视频信号等。

常见错误2:这些拉低 / 拉高的电阻,用多大的阻值好像都没太大关系,就选个整数5K吧。

正解:其实市场上不存在5K的阻值,最接近的是 4.99K(精度1%),其次是5.1K(精度5%),其成本价格分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个种类(含10的整数倍);相应的,20%精度的电容也一样只有以上几种容值。对于电阻和电容来说,如果选了这几种之外的其它的值,就必须使用更高的精度,成本就翻了几倍,如果对精度的要求并不大,这样做是成本上的浪费。除此之外,电阻质量也非常重要,有时候一批劣质的电阻足以毁掉一个项目,建议大家在立创商城等正品自营商城购买。

常见错误3:这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了。

正解:74XX的门电路只几毛钱,而CPLD至少也得几十块(GAL/PAL虽然只几块钱,但不推荐使用),成本提高了很多倍不说,还给生产、文档等工作增添数倍的工作。在不影响性能的前提下,使用性价比更高的74XX显然更合适。

常见错误4:这板子的PCB设计要求不高,就用细一点的线,自动布吧。

正解:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家在定价方面,线宽、过孔数量是重要的考量因素,它们分别影响到PCB的成品率和钻头的消耗数量,此外PCB板的面积也是影响价格的一方面。所以自动布线势必会增加线路板的生产成本。

常见错误5:我们的系统要求这么高,包括MEM、CPU、FPGA等所有的芯片都要选最快的。

正解:在一个高速系统中并不是每一部分都工作在高速状态,而器件速度每提高一个等级,价格差不多要翻倍,另外还给信号完整性问题带来极大的负面影响。所以,在选择芯片时,要根据不同部分器件的使用程度来考量,而不是都用最快的。

常见错误6:程序只要稳定就可以了,代码长一点、效率低一点不是关键。

正解:CPU的速度和存储器的空间都是用钱买来的,如果写代码时多花几天时间提高一下程序效率,那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

误区二:可靠性设计

常见错误7:这块单板已小批量生产了,经过长时间测试没发现任何问题,不用再看芯片手册了。

正解:硬件设计和芯片应用必须符合相关规范,尤其是芯片手册中提到的所有参数(耐压、I/O电平范围、电流、时序、温度PCB布线、电源质量等)必须严格遵循设定,不能光靠试验来验证。很多公司有不少产品都有过惨痛的教训,产品卖了一两年,IC厂家换了个生产线,板子就不转了,原因就是人家的芯片参数发生了点变化,但并没有超出手册的范围。如果你以手册为准,那他怎么变化都不怕,如果参数变得超出手册范围了还可找他索赔(假如这时你的板子还能转,那你的可靠性就更牛了)。

常见错误8:用户操作错误发生问题就不能怪我了。

正解:要求用户严格按手册操作是没错的,但用户是人,就有犯错的时候,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各种错误必须提前预测到并加以保护。

常见错误9:这板子坏的原因是对端的板子出问题了,也不是我的责任。

正解:对于各种对外的硬件接口应有足够的兼容性,不能因为对方信号不正常,你就彻底罢工了。它不正常只应影响到与其有关的那部分功能,而其它功能应能正常工作,不应彻底罢工,甚至永久损坏,而且一旦接口恢复,你也应立即恢复正常。

常见错误10:这部分电路只要要求软件这样设计就不会有问题。

正解:硬件上很多器件特性直接受软件控制,但软件是经常出现bug的,程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。

误区三:系统效率

常见错误11:这么多任务到底是用中断还是用查询呢?还是中断快些吧。

正解:中断的实时性强,但不一定快。如果中断任务特别多的话,这个没退出来,后面又接踵而至,一会儿系统就将崩溃了。如果任务数量多但很频繁的话,CPU的很大精力都用在进出中断的开销上,系统效率极为低下,如果改用查询方式反而可极大提高效率,但查询有时不能满足实时性要求,所以最好的办法是在中断中查询,即进一次中断就把积累的所有任务都处理完再退出。

常见错误12:这主频100M的CPU只能处理70%,换200M主频的就没事了。

正解:系统的处理能力牵涉到多种多样的因素,在通信业务中其瓶颈一般都在存储器上,CPU再快,外部访问快不起来也是徒劳。

常见错误13:CPU用大一点的CACHE,就应该快了。

正解:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。其原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就麻烦了。

常见错误14:存储器接口的时序都是厂家默认的配置,不用修改的。

正解:BSP对存储器接口设置的默认值都是按最保守的参数设置的,在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率,如RAM的 存取周期是70ns,总线频率为40M时,设3个周期的存取时间,即75ns即可;若总线频率为50M时,必须设为4个周期,实际存取时间却放慢到了80ns。

常见错误15:这个CPU带有DMA模块,用它来搬数据肯定快。

正解:真正的DMA是由硬件抢占总线后同时启动两端设备,在一个周期内这边读、那边些。但是很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要做很多准备工作(设起始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令, 没有循环跳转等额外工作),但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大数据块才适用,不要盲目使用。

常见错误16:一个CPU处理不过来,就用两个分布处理,处理能力可提高一倍。

正解:对于搬砖头来说,两个人应该比一个人的效率高一倍;对于作画来说,多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定,也就说要尽量减少两个CPU间协调的代价,使1+1尽可能接近2,千万别小于1。

误区四:低功耗设计

常见错误17:这些总线信号都用电阻拉一下,感觉放心些。

正解:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来对待这几瓦的功耗,原因往下看)。

常见错误18:我们这系统是220V供电,就不用在乎功耗问题了。

正解:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)。功耗问题随时都要考虑到。

常见错误19:这些小芯片的功耗都很低,不用考虑。

正解:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

常见错误20:CPU和FPGA的这些不用的I/O口怎么处理呢?可以让它空着,以后再说。

正解:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)。

常见错误21:这款FPGA还剩这么多门用不完,可尽情发挥吧。

正解:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

常见错误22:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。

正解:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

常见错误23:降低功耗都是硬件人员的事,与软件没关系。

正解:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存 器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的献。要想板子转得好,硬件软件必须两手抓!

常见错误24:这些信号怎么都有过冲啊?只要匹配得好,就可以消除了。

正解:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也办法做到完全匹配。所以,TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

误区五:信号完整性

常见错误25:这些信号都经过仿真了,肯定没问题。

正解:仿真模型不可能与实物一模一样,连不同批次加工的实物都有差别,就更别说模型了。再说实际情况千差万别,仿真也不可能穷举所有可能,尤其是串扰。曾经有一教训是某单板只有特定长度的包极易丢包,最后的原因是长度域的值是0xFF,当这个数据出现在总线上时,干扰了相邻的WE信号,导致写不进RAM。其它数据也会对WE产生干扰,但干扰在可接受的范围内,可是当8位总线同时由0边1时,附近的信号就招架不住了。结论是仿真结果仅供参考,还应留有足够的余量。

常见错误26:为保证干净的电源,去偶电容是多多益善。

正解:总的来说,去偶电容越多电源当然会更平稳,但太多了也有不利因素:浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。

常见错误27:既然是数字信号,边沿当然是越陡越好。

正解:边沿越陡,其频谱范围就越宽,高频部分的能量就越大;频率越高的信号就越容易辐射(如微波电台可做成手机,而长波电台很多国家都做不出来),也就越容易干扰别的信号,而自身在导线上的传输质量却变得越差。所以能用低速芯片的尽量使用低速芯片。

常见错误28:信号匹配真麻烦,如何才能匹配好呢?

正解:一般来说是当信号在导线上的传输时间超过其跳变时间时,信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的,匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近,但能否匹配得好,与信号线在PCB上的拓扑结构也有很大关系,传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化,而且这些因素将使反射波形变得异常复杂,很难匹配,因此高速信号仅使用点到点的方式,尽可能地减少 过孔、拐角等问题。

常见错误29:100M的数据总线应该算高频信号,至于这个时钟信号频率才8K,问题不大。

正解:数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的,只要争对这个边沿保持足够的建立时间和保持时间即可,此范围之外有干扰也罢过冲也罢都不会有多大影响(当然过冲最好不要超过芯片所能承受的最大电压值),但时钟信号不管频率多低(其实频谱范围是很宽的),它的边沿才是最关键的,必须保证其单调性,并且跳变时间需在一定范围内。

相信很多新手工程师在设计电路时有过类似的想法,如果你也中招了,转发出去给更多的人看到!你还犯过哪些低级/严重的错误?不妨分享出来大家一起探讨!

本文整合自网络,版权归原作者,如果涉及侵权,请及时联系我们删除!

围观 266

电子工程师指从事各类电子设备和信息系统研究、教学、产品设计、科技开发、生产和管理等工作的高级工程技术人才。

一般分为硬件工程师和软件工程师。

硬件工程师:主要负责电路分析、设计并以电脑软件为工具进行PCB设计,待工厂PCB制作完毕并且焊接好电子元件之后进行测试、调试;

软件工程师:主要负责单片机、DSP、ARM、FPGA等嵌入式程序的编写及调试。FPGA程序有时属硬件工程师工作范畴。

错误一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧

点评:市场上不存在5K的阻值,最接近的是4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。

20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别(含10的整数倍);

类似地,20%精度的电容也只有以上几种值,如果选了其它的值就必须使用更高的精度,成本就翻了几倍,却不能带来任何好处。

错误二:这部分电路只要要求软件这样设计就不会有问题

点评:硬件上很多电气特性直接受软件控制,但软件是经常发生意外的,程序跑飞了之后无法预料会有什么操作。

设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。

错误三:这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了

点评:74XX的门电路只几毛钱,而CPLD至少也得几十块,成本提高了N倍不说,还给生产、文档等工作增添数倍的工作。

错误四:这板子的PCB设计要求不高,就用细一点的线,自动布吧

点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。

错误五:我们这系统是220V供电,就不用在乎功耗问题了

点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。

随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)。

错误六:这些总线信号都用电阻拉一下,感觉放心些

点评:信号需要上下拉的原因很多,但也不是个个都要拉。

上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来对待这几瓦的功耗)。

错误七:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说

点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。

如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)。

错误八:这款FPGA还剩这么多门用不完,可尽情发挥吧

点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。

尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

错误九:这些小芯片的功耗都很低,不用考虑

点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

错误十:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了

点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

错误十一:这些信号怎么都有过冲啊?只要匹配得好,就可消除了

点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。

像TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的。

另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也办法做到完全匹配。

所以,TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

错误十二:降低功耗都是硬件人员的事,与软件没关系

点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。

错误十三:这主频100M的CPU只能处理70%,换200M主频的就没事了

点评:系统的处理能力牵涉到多种多样的因素,在通信业务中其瓶颈一般都在存储器上,CPU再快,外部访问快不起来也是徒劳。

错误十四:CPU用大一点的CACHE,就应该快了

点评:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。

原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。

所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。

同时也要求程序设计要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就惨了。

错误十五:一个CPU处理不过来,就用两个分布处理,处理能力可提高一倍

点评:对于搬砖头来说,两个人应该比一个人的效率高一倍;对于作画来说,多一个人只能帮倒忙。

使用几个CPU需对业务有较多的了解后才能确定,尽量减少两个CPU间协调的代价,使1+1尽可能接近2,千万别小于1。

错误十六:这个CPU带有DMA模块,用它来搬数据肯定快

点评:真正的DMA是由硬件抢占总线后同时启动两端设备,但很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要做不少准备工作(设起始地址和长度等)。

在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令,没有循环跳转等额外工作)。

但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大数据块才适用。

错误十七:为保证干净的电源,去偶电容是多多益善

点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有不利因素:浪费成本、布线困难、上电冲击电流太大等。

去偶电容的设计关键是要选对容量并且放对地方,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。

错误十八:用户操作错误发生问题就不能怪我了

点评:要求用户严格按手册操作是没错的,但用户是人,就有犯错的时候,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护!

错误十九:这板子坏的原因是对端的板子出问题了,也不是我的责任

点评:对于各种对外的硬件接口应有足够的兼容性,不能因为对方信号不正常,你就歇着了。

它不正常只应影响到与其有关的那部分功能,而其它功能应能正常工作,不应彻底罢工,甚至永久损坏,而且一旦接口恢复,你也应立即恢复正常。。

错误二十:我们的系统要求这么高,包括MEM、CPU、FPGA等所有的芯片都要选最快的

点评:在一个高速系统中并不是每一部分都工作在高速状态,而器件速度每提高一个等级,价格差不多要翻倍,另外还给信号完整性问题带来极大的负面影响。

来源:网络,巧学模电数电单片机

围观 324

电子工程师指从事各类电子设备和信息系统研究、教学、产品设计、科技开发、生产和管理等工作的高级工程技术人才。一般分为硬件工程师和软件工程师。

硬件工程师:主要负责电路分析、设计;并以电脑软件为工具进行PCB设计,待工厂PCB制作完毕并且焊接好电子元件之后进行测试、调试;

软件工程师:主要负责单片机、DSP、ARM、FPGA等嵌入式程序的编写及调试。FPGA程序有时属硬件工程师工作范畴。

人都会犯错误,何况是工程师呢?有些错误却是工程师们经常犯的,看看自己有没有中招。

错误一

这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧。

点评:市场上不存在5K的阻值,最接近的是 4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别(含10的整数倍);类似地,20%精度的电容也只有以上几种值,如果选了其它的值就必须使用更高的精度,成本就翻了几 倍,却不能带来任何好处。

错误二

这部分电路只要要求软件这样设计就不会有问题。

点评:硬件上很多电气特性直接受软件控制,但软件是经常发生意外的,程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。

错误三

这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了。

点评:74XX的门电路只几毛钱,而CPLD至少也得几十块。成本提高了N倍不说,还给生产、文档等工作增添数倍的工作。

错误四

这板子的PCB设计要求不高,就用细一点的线,自动布吧。

点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。

错误五

我们这系统是220V供电,就不用在乎功耗问题了。

点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)。

错误六

这些总线信号都用电阻拉一下,感觉放心些。

点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安 级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的观念来对待这几瓦的功耗)。

错误七

CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。

点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)。

错误八

这款FPGA还剩这么多门用不完,可尽情发挥吧。

点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

错误九

这些小芯片的功耗都很低,不用考虑。

点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

错误十

存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。

点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

错误十一

这些信号怎么都有过冲啊?只要匹配得好,就可消除了。

点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号 在输出高电平和输出低电平时的输出阻抗并不相同,也办法做到完全匹配。所以,TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

错误十二

降低功耗都是硬件人员的事,与软件没关系。

点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存 器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。

错误十三

这主频100M的CPU只能处理70%,换200M主频的就没事了。

点评:系统的处理能力牵涉到多种多样的因素,在通信业务中其瓶颈一般都在存储器上,CPU再快,外部访问快不起来也是徒劳。

错误十四

CPU用大一点的CACHE,就应该快了。

点评:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次 重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。同时也要求程序设计 要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就惨了。

错误十五

一个CPU处理不过来,就用两个分布处理,处理能力可提高一倍。

点评:对于搬砖头来说,两个人应该比一个人的效率高一倍;对于作画来说,多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定,尽量减少两个CPU间协调的代价,使1+1尽可能接近2,千万别小于1。

错误十六

这个CPU带有DMA模块,用它来搬数据肯定快。

点评:真正的DMA是由硬件抢占总线后同时启动两端设备,在一个周期内这边读,那边些。但很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要做 不少准备工作(设起始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令, 没有循环跳转等额外工作),但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大数据块才适用。

错误十七

为保证干净的电源,去偶电容是多多益善。

点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有不利因素:浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。

错误十八

用户操作错误发生问题就不能怪我了。

点评:要求用户严格按手册操作是没错的,但用户是人,就有犯错的时候,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护。

错误十九

这板子坏的原因是对端的板子出问题了,也不是我的责任。

点评:对于各种对外的硬件接口应有足够的兼容性,不能因为对方信号不正常,你就歇着了。它不正常只应影响到与其有关的那部分功能,而其它功能应能正常工作,不应彻底罢工,甚至永久损坏,而且一旦接口恢复,你也应立即恢复正常。

错误二十

我们的系统要求这么高,包括MEM、CPU、FPGA等所有的芯片都要选最快的。

点评:在一个高速系统中并不是每一部分都工作在高速状态,而器件速度每提高一个等级,价格差不多要翻倍,另外还给信号完整性问题带来极大的负面影响。

转自:RFsister

围观 470

作为从事硬件设计工作的工程师,首先要有过硬的基本功,要能对有技术参数的电路原理图进行总体了解,能进行划分功能模块,找出信号流向,确定元件作用。

电路图

电路图是人们为了研究和工程的需要,用约定的符号绘制的一种表示电路结构的图形。通过电路图可以知道实际电路的情况。这样我们在分析电路时,就不必把实物翻来覆去地琢磨,而只要拿着一张图纸就可以了。在设计电路时,也可以从容地纸上或电脑上进行,确认完善后再进行实际安装,通过调试、改进,直至成功。我们更可以应用先进的计算机软件来进行电路的辅助设计,甚至进行虚拟的电路实验,大大提高工作效率。
  
要掌握分析常用电路的几种方法,熟悉每种方法适合的电路类型和分析步骤。

1、交流等效电路分析法。首先画出交流等效电路,再分析电路的交流状态,即:电路有信号输入时,电路中各环节的电压和电流是否按输入信号的规律变化、是放大、振荡,还是限幅削波、整形、鉴相等;
  
2、直流等效电路分析法。画出直流等效电路图,分析电路的直流系统参数,搞清晶体管静态工作点和偏置性质,级间耦合方式等。分析有关元器件在电路中所处状态及起的作用。例如:三极管的工作状态,如饱和、放大、截止区,二极管处于导通或截止等;
  
3、频率特性分析法。主要看电路本身所具有的频率是否与它所处理信号的频谱相适应。粗略估算一下它的中心频率,上、下限频率和频带宽度等,例如:各种滤波、陷波、谐振、选频等电路;
  
4、时间常数分析法。主要分析由R、L、C及二极管组成的电路、性质。时间常数是反映储能元件上能量积累和消耗快慢的一个参数。

电子电路图的分类:常遇到的电子电路图有原理图、方框图、装配图和印版图等。

原理图

原理图就是用来体现电子电路的工作原理的一种电路图,又被叫做“电原理图”。这种图由于它直接体现了电子电路的结构和工作原理,所以一般用在设计、分析电路中。分析电路时,通过识别图纸上所画的各种电路元件符号以及它们之间的连接方式,就可以了解电路的实际工作情况。下图所示就是一个收音机电路的原理图。
  

方框图(框图)

方框图是一种用方框和连线来表示电路工作原理和构成概况的电路图。从根本上说,这也是一种原理图。不过在这种图纸中,除了方框和连线几乎没有别的符号了。它和上面的原理图主要的区别就在于原理图上详细地绘制了电路的全部的元器件和它们连接方式,而方框图只是简单地将电路安装功能划分为几个部分,将每一个部分描绘成一个方框,在方框中加上简单的文字说明,在方框间用连线(有时用带箭头的连线)说明各个方框之间的关系。
  

所以方框图只能用来体现电路的大致工作原理,而原理图除了详细地表明电路的工作原理外,还可以用来作为采集元件、制作电路的依据。下图所示的就是上述收音机电路的方框图。

装配图

它是为了进行电路装配而采用的一种图纸,图上的符号往往是电路元件的实物的外形图。我们只要照着图上画的样子,依样画葫芦地把一些电路元器件连接起来就能够完成电路的装配。这种电路图一般是供初学者使用的。
  

装配图根据装配模板的不同而各不一样,大多数作为电子产品的场合,用的都是下面要介绍的印刷线路板,所以印板图是装配图的主要形式。
  
印板图

印板图的全名是“印刷电路板图”或“印刷线路板图”,它和装配图其实属于同一类的电路图,都是供装配实际电路使用的。
  

印刷电路板是在一块绝缘板上先覆上一层金属箔,再将电路不需要的金属箔腐蚀掉,剩下的部分金属箔作为电路元器件之间的连接线,然后将电路中的元器件安装在这块绝缘板上,利用板上剩余的金属箔作为元器件之间导电的连线,完成电路的连接。由于这种电路板的一面或两面覆的金属是铜皮,所以印刷电路板又叫“覆铜板”。印板图的元件分布往往和原理图中大不一样。
  
这主要是因为,在印刷电路板的设计中,主要考虑所有元件的分布和连接是否合理,要考虑元件体积、散热、抗干扰、抗耦合等等诸多因素,综合这些因素设计出来的印刷电路板,从外观看很难和原理图完全一致;而实际上却能更好地实现电路的功能。
  
随着科技发展,现在印刷线路板的制作技术已经有了很大的发展;除了单面板、双面板外,还有多面板,已经大量运用到日常生活、工业生产、国防建设、航天事业等许多领域。

在上面介绍的四种形式的电路图中,电原理图是最常用也是最重要的,能够看懂原理图,也就基本掌握了电路的原理,绘制方框图,设计装配图、印板图这都比较容易了。掌握了原理图,进行电器的维修、设计,也是十分方便的。因此,关键是掌握原理图。
  
电路图的组成

电路图主要由元件符号、连线、结点、注释四大部分组成。

元件符号表示实际电路中的元件,它的形状与实际的元件不一定相似,甚至完全不一样。但是它一般都表示出了元件的特点,而且引脚的数目都和实际元件保持一致。
  
连线表示的是实际电路中的导线,在原理图中虽然是一根线,但在常用的印刷电路板中往往不是线而是各种形状的铜箔块,就像收音机原理图中的许多连线在印刷电路板图中并不一定都是线形的,也可以是一定形状的铜膜。
  
结点表示几个元件引脚或几条导线之间相互的连接关系。所有和结点相连的元件引脚、导线,不论数目多少,都是导通的。
  
注释在电路图中是十分重要的,电路图中所有的文字都可以归入注释—类。细看以上各图就会发现,在电路图的各个地方都有注释存在,它们被用来说明元件的型号、名称等等。

若不知电路的作用,可先分析电路的输入和输出信号之间的关系。如信号变化规律及它们之间的关系、相位问题是同相位,或反相位。电路和组成形式,是放大电路,振荡电路,脉冲电路,还是解调电路。
电器修理、电路设计的工作人员都是要通过分析电路原理图,了解电器的功能和工作原理,才能得心应手开展工作的。会划分功能块,能按照不同的功能把整机电路的元件进行分组,让每个功能块形成一个具体功能的元件组合,如基本放大电路,开关电路,波形变换电路等。

电路图读懂:

分析电路时,通过识别图纸上所画的各种电路元件符号,以及它们之间的连接方式,就可以了解电路的实际工作。原理图就是用来体现电子电路的工作原理的一种电路情况。

PCB图,是电路板的映射图纸,它详细描绘了电路板的走线,元件的位置等。

看电路图首先看电源部分,理解电路在什么电源的情况下工作,交流还是直流,单电源还是多电源及电压等级。清楚了以后看分部电路,先区别是数字电路,还是模拟电路,模拟电路看信号采集,搞清楚信号来源,有射频、音频、各类传感器、仪器仪表或其他电路等,分析信号是交流、直流还是脉冲,属电压型还是电流型。分析后续电路的功能,弄清是解调、放大、整形还是补偿等作用。最后看输出电路,是调制还是驱动。数字电路则主要分析电路的逻辑功能和作用。
  
要看懂电路板,那首先最好是要能看懂它的电原理图(即电路图),掌握电子元器件的标示方式和它的工作原理,掌握一些常用的元器件的正常的参数和在正常的电路中所起到的作用等等知识,然后再对电路板(称为印刷线路板)进行分析,就能比较快的看懂它的工作原理和一些需要掌握的情况了。
  
分子电路模块,再找个子电路的核心元件(当然要熟悉这个元件)找出各子电路模块之间电气量的联系,最后是整个电路的输出和输入或者说是功能。
  
整机电路是有一定的功能的,是由各单元电路组成,单元电路组成具有一定功能的信号处理支路,再由这些支路电路组成整机电路。先要搞清你看的电路图的作用中什么,是属于那一类的电路,是音频、视频、数字、还是混合电路,再用相应的单元电路知识去解读这些电路,同时要从交流信号层面、直流层面进行分析,电路直流部分是电路正常工作的基础,交流信号是在直流电路正常后才能得到相应的处理,电路没有良好的直流状态,是不能正常工作的。
  
还要从频率层面、放大器的增益层面进行分析,不同频率的信号在经过电路处理时,由于电路中非线性元件的原因,会对不同频率有不同的处理结果,放大器对不同频率的信号也的不同的放大能力,电路在设计时会对所需要的频率信号进行有目的的处理,从而达到机器功能上的需要。再有就是要分析各单元电路之间的关系,以及单元电路间的输入、输出的关系。
  
交流信号经过这些电路后产生了怎样的变化等等。在了解了各条支路的工作原理后,才能分析出整机的工作原理,有时各支路电路间也存在信号的交连,例如电视机的行输出电路的行逆程脉冲就用于色解码电路,行输出电路与色解码电路存在信号的相互连系,这时可以将这些支路理解为另一种单元电路,再对它们进行分析。

经验总结:
顺序问题:比如对高频电路,首先应该掌握电路的功能和输入、输出关系,有了总体的把握后,好比是抓住了牛鼻子,因为虽然电路不同,器件不同,但他们的输入、输出关系频谱是不会变的。然后再分析实现这样功能变换的基本原理和方法,具体到部分的分析。
  
进行电路设计是要通过分析电路原理图入手,但必须首先了解所需芯片的引脚及基本的作用,这样有利于更好的了解电路的工作原理,这样才能应用于自己的电路,有利于进行电路的裁剪和扩展。
  
首先对电路原理图有一个总体的了解,划分出各个功能模块,如电源模块,控制器模块,存贮器模块,音频模块,GPRS模块等。各个模块逐一分析,最后统一起来看就可大体了解电路所要实现的功能了。最好熟练掌握常见或者常用的单元电路的原理,如电源模块,稳压模块,存贮器模块等,常用的芯片,如:7805,7812等。
  
要将自己所要设计的电路划分成几个模块,这样分别设计在不同的原理图里,最后进行整合。电路中有信号输入时,各个基本点的电压是多少,电流是多少,要有个粗略的估计。对于有放大器,R、L、C的电路,要看是否是振荡电路,放大电路,还是整形电路等。进行自我分析和自我设计后,就会对电路的基本原理有多了解和掌握了,对自己在以后的设计中积累了设计与调试的经验。

来源:网络(版权归原著作者所有)

围观 383
订阅 RSS - 电子工程师