DDR5系统管理引入了一种全新的边带总线，其正式名称为JESD403-1 JEDEC模块边带总线。DDR5标准的开发正由JEDEC和MIPI联盟合作进行。

在引入这种全新应用的情况下，该应用所用到的SPD集线器、PMIC和微控制器需要在确保协议合规性的基础上实现高度集成。因此，瑞萨开发了一种结合瑞萨SPD5集线器SPD5118、瑞萨PMIC、温度传感器和新款瑞萨RA RA2E2组的解决方案，以实现符合JEDEC JESD403和MIPI I3C BasicSM要求的边带总线操作。另一方面，这些关键的瑞萨设备已通过MIPI I3C BasicSM的全面认证，并且该系统还能够向后兼容旧版JEDEC I²C实施。

DDR5 DIMM边带总线和主机总线的简要架构

瑞萨DDR5解决方案附带原型套件，可配合上述的总线和电源布局架构使用，并在RA I3C总线的前端采用了电平移动电路，以满足JESD403-1的特定总线电压要求。客户可以通过他们的SDRAM模块充分利用此集成套件，从而加速产品发布计划。

管理总线协议

边带总线采用特定的结构化寻址方案（如下文简述）来识别DIMM以及DIMM上的设备。因此，I3C基础的ENTDAA和基于PID的地址计算方案并不需要强制执行。基于此情况，SPD集线器通过两个模式处理地址计算和HID分配，而DIMM上能够以I3C基础模式运行的设备应为JEDEC SETHID CCC和SETAASA CCC提供支持。

• 在JEDEC I2C模式中（默认通电），通信（以DIMM上的设备为目标从属设备）由主机发出启动条件开始，后接7位从属地址和一个读/写字位。通信过程中，作为首个接收器的SPD集线器将替换寻址DIMM的从属地址的LSB 3bits（HID）并转发到本地总线，不包括0x7E的广播地址。SPD集线器借助精密电阻检测HID/DIMM_ID并辅助HID分配。

• JEDEC I3C模式将一直生效，直至作为边带总线上首个接收器的SPD集线器接收到JEDEC SETHID CCC为止。一旦集线器检测到JEDEC SEHID CCC，集线器便会停止HID数位翻转，并将传入的7位从站地址按原样透明地传送到本地总线中。在此操作之后，DIMM上所有从SPD集线器接收SETHID CCC的I3C设备应更新其静态地址分配，并等待SETAASA CCC完成地址分配以进入I3C基础操作。
  

下图对上述两种模式的操作说明进行了汇总。

在收到JEDEC SETHID CCC之前I2C模式默认通电

接收到JEDEC SETHID CCC时，进入I3C模式

RA2E2组包含全面通过MIPI I3C BasicSM认证的I3C接口，可向后兼容旧版JEDEC I2C实施，设计师能够简化硬件设计，同时轻松而顺畅地实现从旧版I2C平台到I3C平台的转移。

DDR5 ARGB LED控制实施

RA2E2组在尺寸仅为4.00mm×4.00mm的24引脚HW四方扁平无引脚（HWQFN）封装中提供6通道的通用PWM定时器。借助硬件支持，可以通过最大化可控ARGB LED阵列的数量来拓展照明效果的选项。

演示和验证

作为MIPI联盟的成员和较早采用MIPI I3C Basic SM和JEDEC JESD 403-1的先行者，瑞萨解决方案的边带总线运行和协议合规性验证已通过Prodigy I3C协议分析器和模拟器完成，可支持MIPI I3C Basic V1.0, V1.1规格。此外，瑞萨解决方案能够向后兼容SM总线，以满足英特尔目前对LED照明控制的DDR4和DDR5结构要求，而瑞萨的第三方合作商也将提供包括H/W、F/W和S/W在内的全套解决方案，从而改善整体开发环境。

在增加了对RZ MPU的支持之后，该计划现可提供来自200多个受信合作伙伴的软件组件，涵盖广泛的技术领域

全球半导体解决方案供应商瑞萨电子（TSE：6723）今日宣布，为其RZ产品家族微处理器（MPU）提供商业级、性能优化的组件---其中包括106个新合作伙伴和160个组件解决方案，进一步扩大“Renesas Ready合作伙伴网络”。在过去三年中，这一受信技术合作伙伴计划已发展至超过200个合作伙伴的规模，共同打造了300多款与瑞萨RZ MPU，以及RA、RX和RL78微控制器（MCU）产品线相配套的即用型组件解决方案。Renesas Ready合作伙伴网络覆盖了8位至64位产品，易于客户应用的扩展。

瑞萨电子现已将“Renesas Ready合作伙伴网络”覆盖全部MCU和MPU产品线

在过去三年中，“Renesas Ready合作伙伴网络”已发展成为一套即插即用的方案选择。结合瑞萨产品的优势，帮助用户简化设计流程，缩短上市与盈利周期。随着更多合作伙伴的加入，该解决方案生态系统将继续在全球范围内不断成长。

瑞萨电子执行副总裁、物联网及基础设施事业本部总经理Sailesh Chittipeddi表示：“瑞萨面向MCU和MPU构建了卓越的合作伙伴生态系统，并将继续壮大我们的网络，使用户的工作更加轻松。随着瑞萨RZ产品家族的加入，我们现在已拥有一个遍及所有瑞萨产品并由可信合作伙伴搭建的、强大的全球生态系统。”

领先的生态系统业务管理平台WorkSpan首席营销官Chip Rodgers表示：“由于工业物联网的解决方案层出不穷，Renesas Ready合作伙伴网络等产业生态系统变得愈发重要。解决方案设计的复杂性已扩大数倍，项目的时间安排也更为紧凑。合作伙伴生态系统对于建立整体解决方案以解决现实世界的技术问题，以及加强协作并推动成功，都至关重要。”

针对双方合作，瑞萨电子中国MCU事业部市场总监沈清女士发来祝福视频：

野火电子创立于2011年，专注于ARM、Linux和FPGA开发板与核心板，为高校学生和工程师提供一站式的嵌入式入门教学和项目定制服务。在近10年时间，共出版教材12本，开源视频300余集，积累了60多万客户，惠及了数百万的工程师粉丝，让野火在嵌入式开源的世界有口皆碑。

瑞萨RA MCU基于32位Arm® Cortex®-M高性能处理器，提供强大的嵌入式安全功能、卓越的CoreMark®性能和超低的运行功率，能够满足客户的不同需求并为助力客户创造价值。

瑞萨电子提供了强大的产品阵容，并且建立一套完整的开发生态系统来满足开发者各类需求。

瑞萨电子灵活配置软件包（FSP）是一款增强型软件包，旨在为使用瑞萨电子RA产品家族ARM内核-微控制器的嵌入式系统设计提供简单易用且可扩展的高质量软件，包括高性能、低内存占用的业界一流的HAL驱动程序，并集成了Azure RTOS和FreeRTOS™的中间件协议栈，能够简化通信和安全等复杂模块的实现。FSP配置工具使用图形用户界面（GUI）来简化高级模块及其关联应用程序接口（API）的选择、配置、代码生成和代码开发，从而使编程和调试变得更加轻松快捷。

e2 studio——瑞萨的集成开发环境（IDE），可以管理项目创建、模块选择和配置、代码开发、代码生成以及调试等关键步骤。e2 studio集成了FSP，通过使用FSP配置工具的图形用户界面（GUI）来简化高级模块及其关联应用程序接口（API）的选择、配置、代码生成和代码开发，从而显著加速开发过程。而如果使用第三方IDE工具如Keil、IAR，那么可以使用独立运行的RASC FSP配置工具进行软件系统（BSP、HAL驱动程序、中间件、RTOS）的项目设置和图形化配置、引脚分配和时钟设置等。

与此同时，瑞萨电子建立一个全面的合作伙伴生态系统，超过100家合作伙伴覆盖了工具、操作系统、AI、安全、连接、云、人机界面等，为客户提供更多选择，以开发创新物联网解决方案，并将其快速、可靠地推向市场。

10月25日，野火电子将携手瑞萨电子正式发布瑞萨RA MCU系列开发板，敬请关注。

引言

本文详细介绍了RL78 MCU从复位到进入main函数的过程，有助于读者对RL78 MCU体系结构的理解，RAM和ROM的初始化，以及bootloader程序的开发。

1. RL78复位源

RL78 MCU有以下7种复位源：

外部复位：

• RESET复位引脚

内部复位：

• 上电复位（POR）

• 看门狗复位

• 低电压复位

• 非法指令复位

• RAM奇偶校验错误复位

• 存取非法寄存器复位

复位功能框图如下：

2. MCU运行模式

RL78 MCU有正常运行和闪存编程两种运行模式，在复位信号解除时，通过采样TOOL0引脚上的电平，进入对应的运行模式。

3. 启动代码分析

RL78 MCU启动代码主要在cstart.asm文件中，流程如下：

3.1 启动代码入口

代码如下：

MCU复位后，PC指针指向地址0，定义复位向量在地址0。

3.2 寄存器组选择

代码如下：

RL78-S2有4组通用寄存器，通过SEL RBn指令选择使用的寄存器组。

RL78通用寄存器组结构：

3.3 镜像区设置

代码如下：

3.3.1镜像区

RL78支持存取1MB的地址空间，能通过16位地址进行存取的数据区是F0000H～FFFFFH的64K字节空间，但是如果附加“ES:”，就能扩展到00000H～FFFFFH的1M字节空间。

代码闪存从地址0开始存储，一般需要使用20位地址访问该区域。为了加快对代码闪存的访问，可以将代码闪存的部分区域镜像到F0000H～FFFFFH中未使用的区域。

镜像示例如下：

3.3.2镜像区选择

复位后，MAA位默认为0，镜像00000H~0FFFF区域到F0000H~FFFFFH区域，对于闪存大于96KB的产品，可以通过设置MAA位，选择需要镜像的区域，详细请参考PMC控制寄存器。

3.4 栈初始化

代码如下：

3.4.1 设置SP

将栈顶地址 __STACK_ADDR_START设置到SP寄存器。

其中__STACK_ADDR_START是由链接器产生。

3.4.2 初始化栈

将栈底地址参数赋值给AX寄存器，然后调用栈初始化函数stkinit，将栈区域清0。

stkinit函数在stkinit.asm文件中，代码如下：

大致流程为：先按照32字节进行清0，剩余部分，按字节进行清0。

3.5 外设初始化

代码如下：

其中R_Systeminit函数是由代码生成器，通过图形界面配置生成。

注意：尽量不要修改该部分代码。

如需修改，禁止执行读取RAM的操作。（访问未初始化的RAM，可能触发RAM奇偶校验错误，产生奇偶校验复位。）

错误代码示例：

错误原因：g_dbgMode全局变量将在data段的初始化过程中赋值1，但此时data段还未初始化，dbgMode指向的RAM地址未写入奇偶校验位，if(g_dbgMode==0)语句，将执行读操作，可能触发RAM奇偶校验错误，产生奇偶校验复位。

3.6 初始化BSS，DATA段

BSS初始化代码如下：

DATA段初始化代码如下：

其中HIGH/LOW/STARTOF/SIZEOF等表达式，请参考编译器手册文档”CC-RL user’s manual”。

3.7 进入main函数

3.8 堆

CC-RL V1.02以上版本支持堆的操作

如需使用堆的相关操作，需要先初始化_REL_sysheap和_REL_sizeof_sysheap，详细内如请参考以下示例：

1、IAR IDE

IAR一直是Renesas强有力的合作伙伴，IAR IDE支持Renesas全系列MCU的开发和调试。IAR Embedded Workbench是一个完整的开发工具链，在易于使用的集成开发环境中提供了强大的代码优化和全面的调试功能。

2、Renesas RL78系列MCU

Renesas RL78系列MCU是Renesas 16-bit低功耗产品线，专为超低功耗设计，可以为客户提供以较低的成本建立高集成度和高效节能的应用平台。

RL78系列MCU有三大主要特点：

1）低功耗：最低46uA/MHz

2）可扩展性：1KB~512KB Flash

3）高效：最高1.39DMIPS/MHz

此外，RL78系列MCU具有超级全面的产品线，同时也在不断地推进新产品的开发，以满足客户未来的产品升级需求。

3、使用IAR IDE仿真RL78内置硬件乘法器&除法器注意事项

在使用IAR IDE进行RL78系列MCU仿真调试时，可执行硬件仿真或软件仿真（Simulator），但是，如果需要应用硬件乘法器/除法器，则必须使用硬件仿真，不能使用软件仿真（Simulator），软件仿真（Simulator）不支持MCU内部的硬件乘法器/除法器。

当执行硬件仿真时，如果不勾选“Disable Hardware Multiplier/Divider Unit”：

对应的乘法操作会调用函数HWMUL_32_32_32，（HWMUL_32_32_32存在于工具自动生成的文件LibReplacement.s中，当不勾选“Disable Hardware Multiplier/Divider Unit”时，会自动在Output文件夹生成LibReplacement.s文件），例如：

在程序中可以看到：

当勾选“Disable Hardware Multiplier/Divider Unit”时，编译器会选择对应的软件乘法库函数L_MUL_L03来实现乘法操作：

需要注意的是，软件乘法库函数L_MUL_L03相对于HWMUL_32_32_32函数会需要更多的资源及运行时间。