【下载】管理基于Cortex®-M7的MCU的高速缓存一致性

demi的头像
demi 发布于:周四, 12/27/2018 - 13:55 ,关键词:

本文档概述了不同场景下的高速缓存一致性问题,并就如何管理或避免高速缓存一致性问题提供了一些方法建议。

基于 Cortex-M7 的 MCU 上的所有可高速缓存位置均为读取分配。这意味着,在发生高速缓存未命中时将分配数据高速缓存行,将 32 字节(见注)数据从主存储器放入高速缓存存储器。结果是,后续访问这些存储器位置将会产生高速缓存命中条件,因此会直接从高速缓存存储器读取数据。

详阅请点击下载《管理基于Cortex®-M7的MCU的高速缓存一致性》

来源:microchip 工程师社区

围观 403