嵌入式系统之电子电路设计基础篇

judy的头像
judy 发布于:周五, 02/09/2018 - 14:10 ,关键词:

1 、电路设计原理

(1)电路板设计主要分为3个步骤:设计电路原理图、生成网络表、设计印制电路版。

(2) 网络表是电路原理设计和印制电路板设计中的一个桥梁,它是设计工具软件自动布线的灵魂。

(3)网络表的格式包括2部分:元器件声明和网络定义。(缺少任一部分都有可能在布线的时候出错)

(4) 电路原理图设计不仅是整个电路设计的第一步,也是电路设计的基础。包括以下的一些具体步骤:

A、建立元器件库中没有的库元件。
B、设置图纸属性。
C、放置元件。
D、原理图布线。
E、检查与校对。
F、电路分析与仿真。
G、生成网络表。
H、保存与输出。

2、 PCB 电路设计

(1)PCB 设计是电子产品物理结构设计的一部分,它的主要任务是根据电路的原理和所需元件的封装形式进行物理结构的布局和布线。

(2)PCB 设计包括下面一些具体步骤:

A、建立封装库中没有的封装。
B、规划电路板。
C、载入网络表和元件封装。
D、布置元件封装。
E、布线。
F、设计规则检查。
G、PCB 仿真分析。
H、存档输出。

3、多层 PCB 设计的注意事项

(1)高频信号线一定要短,不可以有尖角(90度直角),两根线之间的距离不宜平行、过近,否则可能会产生寄生电容。

(2)如果是两面板,一面的线布成横线,一面的线布成竖线,尽量不要布成斜线。

(3)一般来说,线宽一般为0.3mm,间隔也为0.3mm,这个长度约为8~10mil。但是对于电源线或者大电流线应该有足够宽度,一般需要60~80mil。焊盘一般为64mil。

(4)单面板的生产工艺都很差,因此,单面板的焊盘尽量做得大一些,线要尽量粗一些。

(5)铜膜线的地线应该在电路板的周边,同时将电路上可以利用的空间全部使用铜箔做地线,增强屏蔽能力,并且防止寄生电容。

(6)电路图上的地线表示电路中的零电位,并用作电路中其他各点的公共参考点,在实际电路中由于地线阻抗的存在,必然会带来共阻干扰,因此,在布线是,不能将具有地线符号的点随便连接在一起,这可能引起有害的耦合而影响电路的正常工作。

4 、PCB 设计中的可靠性知识

(1)地线设计:在电子设备中,接地是控制干扰的重要方法。

A、正确选择单点接地与多点接地。
a、在低频电路中(工作频率小于1MHz),采用一点接地。
b、在高频电路中(工作频率大于10MHz),采用就近多点接地。

B、将数字电路与模拟电路分开,两者地线不要相混。分别与电源端地线相连。

C、尽量加粗地线。若地线很细,接地电位则随电流的变化而变化,如有可能,接地线的宽度应大于3mm。

D、将接地线构成环路,可以明显提高抗噪声能力。

(2)电磁兼容性设计

A、选择合理的导线宽度。

a、瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的。
b、时钟引线、行驱动器和总线驱动器的信号线常常载有大的瞬变电流,导线要尽可能短。
c、对于分立元件,导线宽度载1.5mm 左右可满足要求。
d、对于集成电路,导线宽度可在0.2mm~1mm 之间选择。

B、采用正确的布线策略:最好采用井字形网状布线结构。

a、PCB 的一面横向布线,另一面纵向布线,然后在交叉孔处用金属化孔相连。
b、尽量减少导线的不连续性,例如导线不要突变,拐角应大于90度。
c、尽量避免长距离的平行走线,尽可能拉开线与线之间的距离。
d、信号线与地线及电源线尽可能不交叉。
e、在一些对干扰十分敏感的信号线之间设置一根地线,可以有效抑制串扰。

C、抑制反射干扰。

(3)去耦电容配置。

配置去耦电容可以抑制因负载变化而产生的噪声,是印制电路板的可靠性设计的一种常规做法。

配置原则如下:

A、 电源输入端跨接一个10~100uF 的电解电容。
B、 为每个集成电路芯片配置一个0.01uF 的陶瓷电容。
C、 对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件,应在芯片的电源线和地线之间直接接入去耦电容。
D、去耦电容的引线不能过长,特别是高频旁路电容不能带引线。

(4) PCB 的尺寸与器件的布置。

A、相互有关的元件尽量放得靠近一些。
B、时钟发生器、晶振和 CPU 的时钟输入端易产生干扰,要相互靠近一些。
C、易产生噪声的元件、小电流电路、大电流电路等应尽量原理逻辑电路。

(5)散热设计。

5 、电子设计原理

(1) EDA 是指以计算机为工作平台,融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的 电子CAD通用软件包。利用 EDA 工具,电子工程师可以将电子产品的由电路设计、性能分析到 IC 设计图或 PCB 设计图整个过程在计算机上自动处理完成。

(2)“自顶向下”的设计方法。

先从系统设计入手,在顶层进行功能框图的划分和结构设计。在框图一级进行仿真和纠错,并用硬件描述语言对高层次的系统行为进行描述,在系统一级进行验证,然后用综合优化工具生成具体的门电路网表,其对应的物理实现级可以是 PCB 或专用集成电路。

(3)VHDL 是一种全方位的硬件描述语言,包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为3种描述形式的混合描述。

6、电子电路测试原理与方法

(1)故障检测:判断故障是否存在,即只判断有无故障。

(2)故障诊断(故障定位):不仅判断故障是否存在,而且指出故障位置。

(3)仿真:对设计过程中得到的电路参数验证其正确性。

(4)测试:判断产品是否合格。

(5)可测试设计的3个方面是:测试生成、测试验证、测试设计。

(6)JTAG 测试接口是 IC 芯片测试方法的标准。

7 、硬件抗干扰测试

(1)形成干扰的3个基本要素:干扰源、传播路径和敏感器件。

(2)干扰的耦合方式:干扰源产生的干扰信号要通过一定的耦合通道才对系统产生作用。

A、直接耦合:最有效的方式是加入去耦电容。
B、公共阻抗耦合。
C、电容耦合。
D、电磁感应耦合(磁场耦合)。
E、漏电耦合。

(3)抑制干扰源的技术:尽可能减小干扰源的 du/dt 和 di/dt,这是抗干扰设计中最优先考虑和最重要的原则。

A、 主要通过在干扰源两端并联电容来实现减小干扰源的 du/dt。
B、 主要通过在干扰源回路串联电感或电阻及增加续流二极管来实现 di/dt。

(4)切断干扰传播路径的技术

A、充分考虑电源对嵌入式系统的影响。例如给电源加滤波电路或稳压器。
B、若微处理器的 I/O 口接控制电机等噪声器件,应在 I/O 和噪声源之间加隔离。
C、晶振与微处理器的引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。
D、电路板合理分区,如强、弱信号,数字、模拟信号。
E、尽可能将干扰源与敏感元件远离。
F、用地线把数字区与模拟区隔离。
G、数字地与模拟地要分离,最后再一点接于电源地。
H、微处理器和大功率器件的地线要单独接地,以减小互相干扰。
I、大功率器件尽可能放在电路板边缘。

(5)提高敏感元件的抗干扰性能

A、布线时尽量减少回路环的面积,以降低感应噪声。
B、电源线和地线要尽量粗,除减小压降外,更重要的是降低耦合噪声。
C、微处理器闲置的 I/O 口不要悬空,要接地或接电源。
D、其他 IC 的闲置端在不改变系统逻辑的情况下接地或电源。
E、使用电源监控及看门狗电路,可大幅度提高整个电路的抗干扰性能。
F、在满足要求的前提下,尽量降低微处理器的晶振和选用低速数字电路。

转自: 沉舟侧畔

围观 8
726